پیوندهای مفید
آمار
| تعداد نشریات | 21 |
| تعداد شماره‌ها | 610 |
| تعداد مقالات | 9,029 |
| تعداد مشاهده مقاله | 67,082,981 |
| تعداد دریافت فایل اصل مقاله | 7,656,412 |
طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه | ||
| مدل سازی در مهندسی | ||
| مقاله 3، دوره 7، شماره 16، خرداد 1388 اصل مقاله (274.64 K) | ||
| شناسه دیجیتال (DOI): 10.22075/jme.2017.1524 | ||
| نویسندگان | ||
| نسیبه سیادتی* ؛ کریم محمدی | ||
| تاریخ دریافت: 09 بهمن 1395، تاریخ بازنگری: 04 اسفند 1403، تاریخ پذیرش: 09 بهمن 1395 | ||
| چکیده | ||
| چکیده افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را بررسی و از لحاظ برخی پارامترهای عملکردی مقایسه می نماید. سپس الگوریتمی را در جهت برخورد با نقص های ثابت و گذرا با سطوح عملکردی مناسب، معرفی می نماید، به این نحو که در مقابل نقص های ثابتی که به طور ساختاری در تراشه موجود است بسته قابلیت انتظار و نهایتا برگشت به مبدا برای یافتن مسیری دیگر را داشته، و بیت های داده در مقابل نقص های گذرا با کدهای افزونه چرخشی و سیاست کنترل جریان سوییچ به سوییچ (سطح لینک) محافظت می شوند. با آشکار شدن نقص، بسته دور انداخته می شود چون چندین بسته از یک نوع در شبکه وجود دارد و گیرنده نیاز به درخواست ارسال مجدد ندارد چون در هر حال افزونه آن را از همان مسیر یا از مسیر دیگری دوباره دریافت خواهد کرد | ||
| کلیدواژه‌ها | ||
| واژگای کلیدی: تحمل پذیری نقص؛ نقص گذرا؛ نقص ثابت؛ شبکه بر روی تراشه؛ الگوریتم مسیریابی؛ بسته افزونه؛ سوییچ | ||
| عنوان مقاله [English] | ||
| Design and Simulation of Fault Tolerant Algorithms in Network-on-Chip | ||
| نویسندگان [English] | ||
| Nasibeh Siadaty؛ Karim Mohammadi | ||
| چکیده [English] | ||
|  Nasibeh Siadaty,Karim Mohammadi   Iran University of Science & Technology - Department of Electrical engineering    Abstract  Increase of design complexity of assembled circuits, and on the other hand necessity to separation the activity of computational and communicational parts in today chips, drives design way to terminals base on network on chips.As technology scales, fault tolerance is becoming a key concern in on-chip communication.Consequently, this work examines fault tolerant communication algorithms for use in the NoC domain, and compares them in terms of the functional parameters.  Then introduces a algorithm with purpose of encounter permanent and transient faults with appropriate functional levels. In this manner that against of permanent faults that exist structural in network on chip, packet has a expectation ability and finally return source to find another path and information bits are protected by a cyclic redundancy code (CRC) and Switch-to-Switch Error Control Policies (link level), against of transient faults. with appearance of fault, because of existence several sorts of the same packet in network, it will be discarded. R eceiver doesnât need to request of retransmission because it will receive redundant of packet from the same or another path. | ||
| کلیدواژه‌ها [English] | ||
| Keywords: Fault Tolerance, Permanent Fault, Transient Fault Network on Chip, Routing Algorithm, Redundant Packet, Switch | ||
|
آمار تعداد مشاهده مقاله: 1,618 تعداد دریافت فایل اصل مقاله: 640 |
||