

طراحی و شبیه سازی یک ترانزیستور SOI-MOSFET چند لایه ای برای بهبود اثرات خودگرمایی

علی اصغر اروجی^{۱*}، سارا حیدری^۲

چکیده

اطلاعات مقاله

این مقاله طرح جدیدی برای ساختار ترانزیستورهای SOI-MOSFET به عنوان راه کاری مناسب برای کاهش اثرات مخرب پدیده خودگرمایی ارائه می‌دهد. ایده اصلی در ارائه این ساختار نوین، استفاده از ماده Si_3N_4 می‌باشد که دارای هدایت گرمایی بیشتری نسبت به اکسید سیلیسیم است. همچنین به کمک شبیه سازی دو بعدی، عملکرد این ساختار مورد تجزیه و تحلیل قرار گرفته است. نتایج بدست آمده نشان می‌دهند که ساختار SOI-MOSFET چند لایه‌ای می‌تواند نقش به سزایی در انتقال گرما به لایه‌های زیرین لایه مدفون داشته و از افزایش گرما در کانال جلوگیری نماید.

واژگان کلیدی:
ترانزیستور اثر میدان،
سیلیسیم روی عایق،
خود گرمایی.

داده است [۲ و ۳]. هر چند که وجود یک لایه عایق در این فناوری عامل اصلی برتری آن نسبت به فناوری بدن است، ولی این لایه باعث بروز یک عیب در آن می‌گردد که به پدیده خودگرمایی معروف است. این پدیده در اثر هدایت گرمایی بسیار کمتر لایه عایق در مقایسه با سیلیسیم به وجود می‌آید. به عنوان مثال، می‌توان به اکسید سیلیسیم که یکی از متداول‌ترین عایق‌ها در فناوری SOI است اشاره کرد، که هدایت گرمایی آن در دمای اتاق برابر $1/4$ وات بر کلوین متر است. در حالی که این کمیت برای سیلیسیم برابر 148 وات بر کلوین متر می‌باشد. این ویژگی منجر به خودگرمایی بدن سیلیسیم و در نتیجه باعث اتلاف گرما در اتصالات فلزی می‌شود. بنابراین، هدایت گرمایی در ادوات SOI محدود شده است. خودگرمایی باعث کاهش قابلیت تحرک حامل‌ها، جریان

۱- مقدمه

با توجه به مجتمع سازی ادوات سیلیسیمی در مقیاس بزرگ، مشکلات قابل ملاحظه‌ای از جمله کمتر شدن سرعت سوئیچینگ و بالا رفتن توان مصرفی در مدارات کاربردی پدیدار می‌شود. به همین دلایل، فناوری سیلیسیم روی عایق^۱ (SOI) جایگزین فناوری بدن سیلیسیم شده است [۱]. در این فناوری، وجود یک لایه عایق باعث بهبود بسیاری از مشخصات ترانزیستورها در مدارات کاربردی می‌گردد. این فناوری برتری خود را در زمینه‌های مختلف از جمله افزایش سرعت و چگالی، افزایش مصونیت در برابر فعال شدن ترانزیستورهای پارازیتی و ایجاد جریان‌های نشتشی، کاهش ولتاژ منبع تغذیه، مصونیت در برابر تشعشuat و ... نشان

* پست الکترونیک نویسنده مسئول: aliaorouji@ieee.org

۱. دانشیار، دانشکده مهندسی برق و کامپیوتر، دانشگاه سمنان

۲. کارشناس ارشد، دانشکده مهندسی برق و کامپیوتر، دانشگاه سمنان

¹ Silicon on Insulator

$$H = \frac{\left| \vec{j}_n \right|^2}{q\mu_n n} + \frac{\left| \vec{j}_p \right|^2}{q\mu_p p} + q(R - G) \cdot [\phi_p - \phi_n + T(P_n + P_p)] - T(\vec{j}_n \cdot \vec{\nabla} P_n - \vec{j}_p \cdot \vec{\nabla} P_p) \quad (2)$$

در رابطه فوق، \vec{j} چگالی های جریان، ϕ سطح شبکه فرمی، μ قابلیت حرکت و P توان ترمومالکتریکی حامل های بار می باشند. همچنین R و G نرخ های بازترکیب و تولید حامل ها، n و p غلظت الکترون ها و حفره ها می باشند. لازم به ذکر است که دو جمله اول در رابطه ۲ گرمایی ژول را نمایش می دهند. همچنین جملات سوم و چهارم به ترتیب گرمایی ناشی از بازترکیب و گرمایی پلتیر و تامسون را نشان می دهند.

بنابراین در شبیه سازی انجام شده در این کار، ابتدا یک متغیر حالت جدید که بیانگر دمای شبکه (T_L) بوده و اثر خودگرمایی را بیان می کند تعریف شده است. همچنین با وارد کردن متغیر جدید T_L در مدل های مختلف فیزیکی همچون قابلیت حرکت حامل ها، بازترکیب حامل ها و ... در شبیه ساز اثرات دمایی در ترانزیستور لحظه می شود. شبیه ساز نیز با توجه به شرایط اولیه به روش عددی و درون یابی معادلات پواسن، معادله پیوستگی و معادله گرما را حل نموده تا زمانی که همگرایی صورت پذیرد. بعد از همگرایی میزان دمای شبکه (T_L) در تمام نقاط ترانزیستور به دست خواهد آمد.

۳- ترانزیستور SOI-MOSFET چند لایه ای

شکل های ۱ و ۲ به ترتیب ساختار های ترانزیستور های SOI متداول و SOI چند لایه ای را نشان می دهند. همانطور که شکل های فوق نشان می دهند در ساختار SOI چند لایه ای یک لایه Si_3N_4 بین دو لایه SiO_2 قرار گرفته است. در نتیجه سه لایه ($\text{SiO}_2/\text{Si}_3\text{N}_4/\text{SiO}_2$) به عنوان لایه عایق مورد استفاده قرار می گیرد. برتری ساختار ارائه شده را می توان به دلیل هدایت گرمایی

درین و ولتاژ آستانه ترانزیستور های اثر میدان^۱ (MOSFET) می گردد. بنابراین، با افزایش خودگرمایی، مشخصات ترانزیستورها دچار تغییر شده و باعث بروز نتایج نامطلوب و غیر دقیق در مدارات کاربردی می گردد. تا کنون مقالات گوناگونی جهت ارائه طرح هایی مناسب برای کاهش اثرات مخرب خودگرمایی ارائه شده است. استفاده از سیلیسیم یا موادی با هدایت گرمایی زیاد در دیواره های مجاور سورس و درین به عنوان گرمایگیر، تغییر در ساختار لایه اکسید مدفون (BOX) جهت عبور گرما و انتقال آن به لایه های زیرین ترانزیستور، استفاده از موادی با هدایت گرمایی بیشتر در لایه اکسید مدفون و ... از جمله راه های پیشنهادی جهت کاهش اثرات مخرب خودگرمایی می باشند [۸-۴].

در این مقاله، ساختار جدیدی با نام SOI-MOSFET چند لایه ای ارائه می گردد که باعث بهبود اثرات خودگرمایی می شود. در این تحقیق، به کمک شبیه ساز MEDICI [۹] نشان داده شده که این ساختار جدید می تواند از افزایش دما در ترانزیستور تا حد زیادی جلوگیری نماید.

۲- معادلات گرمایی مورد استفاده در شبیه سازی


برای شبیه سازی پدیده خودگرمایی باید معادلات الکتریکی و گرمایی همزمان با یکدیگر حل شوند. گرمای شبکه توسط معادله زیر که به معادله گرما^۲ موسوم است محاسبه می شود [۸]:

$$C \cdot (\partial T / \partial t) = \operatorname{div}(k \vec{\nabla} T) + H \quad (1)$$

که در آن C ظرفیت گرمایی، T دمای شبکه و H مقدار تولید گرما می باشند. همچنین H می تواند تحت شرایط پایدار به صورت زیر بیان شود [۱۰]:

¹ Metal Oxide Semiconductor Field Effect Transistor

² Heat Equation



شکل ۲- ساختار یک ترانزیستور SOI-MOSFET چند لایه‌ای


مشخصات	پارامتر
10^{19} cm^{-3}	ناخالصی سورس/درین
10^{16} cm^{-3}	ناخالصی فیلم سیلیسیمی
100nm	ضخامت لایه نازک سیلیسیمی
300nm	ضخامت ناحیه مدفون
260nm	ضخامت ناحیه نیترید سیلیسیم
100nm	طول کانال
1500nm	طول ساختار
20nm	ضخامت اکسید گیت

۴- نتایج و بحث

با استفاده از شبیه ساز دو بعدی MEDICI ساختار ترانزیستور SOI-MOSFET چند لایه‌ای شبیه سازی شده و نتایج با ساختار یک ترانزیستور SOI-MOSFET ساده (شکل ۱) مقایسه شده است.

شکل‌های ۳ و ۴ توزیع سه بعدی دما را به ترتیب در ترانزیستورهای SOI-MOSFET چند لایه‌ای و ساده نشان می‌دهند. همانطور که شکل‌های فوق نشان می‌دهند ماکریزم دما در ساختار چند لایه‌ای ۳۵۴ درجه کلوین ماقزیم است، در حالیکه ماکریزم دما در ساختار SOI-MOSFET ساده ۵۸۰ درجه کلوین است.


بیشتر Si_3N_4 (۳۰ وات بر کلوین متر) در برابر هدایت گرمایی SiO_2 (۱/۴ وات بر کلوین متر) دانست. با کاهش ضخامت لایه‌های اکسید سیلیسیم و افزایش ضخامت لایه نیترید سیلیسیم در بخش چند لایه‌ای ($\text{SiO}_2/\text{Si}_3\text{N}_4$) ساختار پیشنهادی، هدایت گرمایی کل افزایش و تأثیرات مخرب پدیده خودگرمایی کاهش می‌یابند. ما در این شبیه سازی برای کاهش اثرات مخرب پدیده خودگرمایی، ضمن حفظ خاصیت ایزولاسیون الکتریکی، ضخامت‌های اکسید سیلیسیم و نیترید سیلیسیم را به ترتیب برابر با ۲۰۰ و ۲۶۰۰ آنگستروم در نظر گرفتمن این ضخامت‌ها، هدایت گرمایی معادل ۲۵ وات بر کلوین متر خواهد شد که حدود ۱/۴ برابر بیشتر از هدایت گرمایی اکسید سیلیسیم (۲۰ وات بر کلوین متر) می‌باشد. لازم به ذکر است که برای ساخت لایه عایق در این ترانزیستور می‌توان از کاشت یونی اتم‌های اکسیژن و نیتروژن روی اتم‌های سیلیسیم ترانزیستور استفاده نمود. مشخصات و پارامترهای به کار برده برای شبیه سازی در جدول ۱ نشان داده شده است. چگالی ناخالصی‌ها در کانال و زیربنا برابر 1×10^{16} بر سانتی‌متر مکعب فرض شده‌اند. ضخامت لایه اکسید گیت، لایه مدفون و لایه نازک سیلیسیمی به ترتیب برابر با ۲۰۰، ۳۰۰۰ و ۱۰۰۰ آنگستروم در نظر گرفته شده است. همچنین ماده گیت از جنس $\text{N}^+ \text{poly}$ انتخاب شده است.




شکل ۱- ساختار یک ترانزیستور MOSFET در فناوری SOI

دو حالت بدون اثر خودگرمایی و با اثر خودگرمایی نشان داده شده است. همانطور که شکل فوق نشان می دهد با در نظر گرفتن اثر خودگرمایی کاهش جریان درین در مشخصه خروجی ناشی از کاهش قابلیت حرکت حاملها قابل ملاحظه می باشد و بنابراین یک هدایت انتقالي منفی در ناحیه اشباع مشخصه خروجی وجود دارد. لازم به ذکر است که در مدل سازی ادوات SOI افزایش دما ناشی از خودگرمایی را می توان تقریباً با $\mu_D V_{DS}$ مدل کرد که مقاومت گرمایی می باشد.


مشخصه خروجی یک ترانزیستور SOI-MOSFET چند لایه ای در دو حالت بدون اثر خودگرمایی و با اثر خودگرمائی در شکل ۶ نشان داده شده است. همانطور که مشاهده می شود ساختار SOI-MOSFET چند لایه ای اثرات خودگرمایی را بهبود داده است و گرما به راحتی به لایه های زیرین منتقل شده و از افزایش گرما در کanal جلوگیری شده است.




شکل ۵- مشخصه خروجی یک ترانزیستور SOI-MOSFET ساده



شکل ۶- مشخصه خروجی یک ترانزیستور SOI-MOSFET چند لایه ای



شکل ۳- توزیع سه بعدی دما در یک ترانزیستور SOI- چند لایه MOSFET



شکل ۴- توزیع سه بعدی دما در یک ترانزیستور SOI- ساده MOSFET

بنابراین ساختار چند لایه ای می تواند حدود ۲۳۰ درجه کلوین دما را کاهش دهد. حضور لایه اکسید سیلیسیمی دفن شده در ادوات SOI، توزیع گرما را به سمت زیر لایه محدود خواهد کرد و این امر باعث تولید گرما و توزیع مجدد آن در این ادوات خواهد شد. اما در ترانزیستور چند لایه ای، به دلیل هدایت گرمایی بیشتر Si_3N_4 ، گرما به راحتی به لایه های زیرین منتقل شده و از افزایش گرما در کanal می کاهد.

در شکل ۵ مشخصه خروجی (جریان درین بر حسب ولتاژ درین-سورس) یک ترانزیستور SOI-MOSFET ساده در

سیلیسیم می‌باشد. با توجه به نتایج شبیه سازی، ساختار ارائه شده راهکاری جدید جهت کاهش تأثیرات خودگرمایی ارائه می‌دهد. بنابراین می‌توان انتظار داشت که فناوری SOI همچنان به عنوان یکی از فناوری‌های مطرح در صنعت الکترونیک به ایفای نقش پردازد.

۵-نتیجه گیری

در این مقاله، برای بهبود اثرات پدیده خودگرمایی ساختار جدید SOI-MOSFET چند لایه‌ای ارائه و شبیه سازی شد. ایده اساسی در ساختار چند لایه‌ای بر مبنای استفاده از مواد با هدایت گرمایی زیاد به جای اکسید

مراجع

- [1] Colinge, J.P. (2004), “Silicon on Insulator Technology: Materials to VLSI”. Kluwer Academic Publishers, London.
- [2] Kumar, M.J., Orouji, A.A. (2005), “Two-dimensional analytical threshold voltage model of nanoscale fully depleted SOI MOSFET with electrically induced source/drain extensions”. IEEE Trans. Electron Devices, Vol. 52, pp. 1568-1575.
- [3] Chaudhry, A., Kumar, M.J. (2004), “Controlling short-channel effects in deep submicron SOI MOSFETs for improved reliability: A review”. IEEE Trans. on Device and Mater. Reliability, Vol. 4, pp. 99-109.
- [4] Kumar, M.J., Orouji, A.A. (2006), “Investigation of a new modified source/drain for diminished self-heating effects in nanoscale MOSFETs using computer simulation”. Physica E: Low-dimensional Systems and Nanostructures, Vol. 33, pp. 134-138.
- [5] Zhu, M., Chen, P., Fu, R.K.Y., An, Z., Lin, C., Chu, P.K. (2004), “Numerical study of self-heating effects of MOSFETs fabricated on SOAN substrate”. IEEE Trans. on Electron Devices, Vol. 51, pp. 901-906.
- [6] Cole, B., Parke, S. (2003), “A method to overcome self-heating effects in SOI MOSFETs”. IEEE University/Government/ Industry Microelectronics Symposium, Proceeding of the 15th Biennial, pp. 295-297.
- [7] Orouji, A.A., Heydari, S., Fathipour, M. (2009), “Double step buried oxide (DSBO) SOI-MOSFET: A proposed structure for improving self-heating effects”. Physica E: Low-dimensional Systems and Nanostructures, Vol. 41, pp. 1665-1668.
- [8] Rahimian, M., Orouji, A.A. (2012), “A novel nanoscale MOSFET with modified buried layer for improving of AC performance and self-heating effect”. Mater. Sci. in Semiconductor Process., Vol. 15, pp. 445-454.
- [9] MEDICI 4.0 (1997), “Technology Modeling Associates”. Palo Alto, CA.
- [10] Dallmann, D.A. (1995), “Scaling constraints imposed by self heating in submicron SOI MOSFETs”. IEEE Trans. Electron Devices, Vol. 42, pp. 489-496.

DESIGN AND SIMULATION OF A MULTILAYER SOI-MOSFET STRUCTURE FOR IMPROVING SELF-HEATING EFFECTS

A. A. Orouji^{1,*}, S. Heydari²

1. Electrical Engineering Department, Semnan University, Semnan

*Corresponding Author: aliaorouji@ieee.org

ARTICLE INFO

Keywords:
Field Effect
Transistor,
Silicon On Insulator,
Self-heating effect.

ABSTRACT

In this paper, a new silicon-on-insulator (SOI) device structure is proposed to reduce self-heating effects. Using Si_3N_4 material is main idea in the structure that has high thermal conductivity respect to silicon dioxide. The device has been verified in two-dimensional device simulation. The results show that the structure provides a new path to reduce the temperature of the channel of SOI Metal-Oxide-Semiconductor Field Effect Transistor (MOSFET) and decreases the temperature in the channel.
