پیوندهای مفید
آمار
| تعداد نشریات | 21 |
| تعداد شماره‌ها | 671 |
| تعداد مقالات | 9,764 |
| تعداد مشاهده مقاله | 69,509,250 |
| تعداد دریافت فایل اصل مقاله | 48,629,520 |
تکنیک نوین برای کاهش اثر خودگرمایی در ترانزیستورهای اثرمیدان با سورس و درین گسترده شده | ||
| مدل سازی در مهندسی | ||
| مقاله 13، دوره 16، شماره 53، تیر 1397، صفحه 149-155 اصل مقاله (659.23 K) | ||
| نوع مقاله: مقاله پژوهشی | ||
| شناسه دیجیتال (DOI): 10.22075/jme.2017.5970. | ||
| نویسندگان | ||
| میثم زارعی* ؛ مهسا مهراد | ||
| دانشگاه دامغان | ||
| تاریخ دریافت: 28 تیر 1395، تاریخ بازنگری: 19 فروردین 1396، تاریخ پذیرش: 27 اردیبهشت 1396 | ||
| چکیده | ||
| در این مقاله یک ساختار جدیدی از ترانزیستور دو گیتی در تکنولوژی سیلیسیم روی عایق پیشنهاد شده است. در این تکنولوژی، اکسید مدفون به عنوان یک لایه عایق نسبت به سیلیسیم، هدایت گرمایی پایین تری دارد که باعث بروز مشکلاتی برای ماسفت های در مقیاس نانو می گردد. در این مقاله یک پنجره سیلیسیمی زیر ناحیه کانال جایگزین قسمتی از اکسید مدفون می گردد تا باعث کاهش ماکزیمم دمای افزاره گردد زیرا قابلیت انتقال حرارت در سیلیسیم بیشتر از اکسید سیلیسیم می باشد. شبیه سازی با استفاده از نرم افزار شبیه ساز ATLAS نشان می دهد که با در نظر گرفتن مقدار بهینه برای طول و ضخامت پنجره سیلیسیمی، ترانزیستوری با عملکرد مناسب از نقطه نظر دما بدست می آید. این موضوع باعث می شود که ترانزیستور دوگیتی دارای عملکردی مطمئن تر در ابعاد نانو و در دماهای بالاتر گردد. بنابراین، ساختار پیشنهادی می تواند جایگزین مناسبی برای ساختار متداول باشد. | ||
| کلیدواژه‌ها | ||
| ترانزیستور ماسفت دو گیتی؛ تکنولوژی سیلیسیم روی عایق؛ اکسید مدفون؛ ماکزیمم دمای افزاره | ||
| عنوان مقاله [English] | ||
| A new technique for reducing self heating effect in MOSFETs with extended source and drain | ||
| نویسندگان [English] | ||
| Meysam Zareiee؛ Mahsa Mehrad | ||
| چکیده [English] | ||
| Metal Oxide Semiconductor Field Effect Transistor (MOSFET) plays a key role in electronic industry in recent years. Among MOSFETs, double gate (DG) transistor is an important device. During last decade, many efforts have been accomplished to improve the device properties. A new structure of the double gate (DG) transistor on SOI technology is proposed in this paper. In SOI technology, buried oxide as insulating layer has lower thermal conductivity than silicon and makes some problems for nano-scale MOSFETs. Incorporating a silicon window under the channel region and two spacers reduces maximum temperature of device. The simulation with ATLAS simulator shows that by optimizing the length and thickness of the silicon window, an acceptable device temperature would be achieved and makes the double gate structure more reliable for nano-scale applications at high temperature. Drain current, lattice temperature, electron mobility, hole density, threshold voltage, subthreshold swing and off current are improved in the new structure. | ||
| کلیدواژه‌ها [English] | ||
| Double gate MOSFET, Silicon on Insulator, Buried Oxide, Maximum Temprature | ||
| مراجع | ||
|
[1] Colinge J.P, 2004, Silicon-on-insulator technology: materials to VLSI, 3rd ed. Kluwer Academic Publishers.
[2] Mehrad M, Orouji A.A, 2011, A new nanaoscale and high temperature field effect transistor: bi level FinFET, Physica E, 44, 654-658. [3] Orouji A.A, Mehrad M, 2014, Positive charges at buried oxide interface of RESURF: an analytical model for the breakdown voltage, Superlattices and Microstructures, 72, 336-343. [4] Orouji A.A, Mehrad M, 2011, A new rounded edge fin field effect transistor for improving self-heating effects, Japanese J. Applied Phys., 50, 124303-124309. [5]Colinge J.P, 2004, Multi-gate SOI MOSFETs, Solid-State Electronics, 897-905. [6] Zhou X, Lim K.Y, and Lim D, 1999, A simple and unambiguous definition of threshold voltage and its implication in deep-submicron MOS device modeling, IEEE Trans. Electron Devices, 46, 807-809. [7] Mehrad M, Orouji A.A, 2010, Partially cylindrical fin field-effect transistor: a novel device for nanoscale applications, IEEE Trans. Device and Materials Reliability, 10, 271-275. [8] Kranti A, Armstrong G.A, 2007, Source/drain extension region engineering in nanoscale double gate SOI MOSFETs: novel design methodology for low-voltage analog applications, Microelectronic Engineering, 84, 2775-2784. [9] Saxena M, Haldar S, Gupta M, Gupta R.S, 2004, Design consideration for novel device | ||
|
آمار تعداد مشاهده مقاله: 1,143 تعداد دریافت فایل اصل مقاله: 394 |
||