

طراحی و شبیه سازی مدار جمع کننده پنج ارزی جدید مبتنی بر ترانزیستور نانو نوار گرافن

مهديه نیری^۱ و مریم نیری^{۲*}

اطلاعات مقاله	چکیده
دریافت مقاله: ۱۳۹۹/۰۲/۲۳	در این مقاله طراحی و شبیه سازی مدارات پنج ارزی مبتنی بر نانونوار گرافن ارائه شده است. منطق پنج ارزی بیان شده منطبق بر منطق گلوپس می باشد. برای شبیه سازی ترانزیستور نانو نوار گرافن از مدل سازگار با HSPICE و تکنولوژی ۱۵ نانومتر استفاده شده است. بر این اساس، ابتدا مدارات NAND و NOR پنج ارزی پیشنهادی، طراحی و شبیه سازی شده اند. نتایج حاصله نشان می دهند این مدارها از نظر سرعت و توان مصرفی در مقایسه با مدارات هم تای CNTFET خود از بهبود چشمگیری برخوردار هستند. در ادامه، مدار جمع کننده به عنوان اصلی ترین بخش پردازنده های دیجیتالی در طراحی مدارات مجتمع، با منطق پنج ارزی پیشنهاد گردید. پاسخ گذرای مدارات حاکی از دقیق بودن خروجی ها می باشد. پارامترهایی نظیر توان مصرفی، تأخیر و حاصل ضرب توان در تأخیر محاسبه گردید. ارزیابی نتایج نشان می دهد مدار جمع کننده پیشنهادی دارای حاصل ضرب تأخیر در توان ۱۷۹/۳ فمتو ژول در ولتاژ تغذیه ۰/۸ ولت و فرکانس کاری ۱۰۰ مگا هرتز می باشد.
پذیرش مقاله: ۱۳۹۹/۰۷/۲۱	
واژگان کلیدی: نانو نوار گرافن، منطق پنج ارزی، گلوپس، جمع کننده.	

۱- مقدمه

چالش های فیزیکی ناشی از کاهش ابعاد در ساختارهای الکترونیکی مدرن، ادامه نقشه راه بین المللی فن آوری برای نیمه هادی ها و پیروی از قانون مور را برای صنعت الکترونیک بسیار دشوار کرده است [۱]. همین عوامل موجب شده اند تا امکان جایگزینی سیلیسیم به صورت جدی مطرح شده و مورد بررسی قرار داده شود. در این راستا، مواد دوبعدی مانند نانو لوله کربنی و گرافن [۲ و ۳] به دلیل توانایی بالقوه در رفع چالش های فیزیکی ناشی از کوچک شدن ابعاد در صنعت کنونی الکترونیک، کاندیدای بسیار امیدوارکننده ای به نظر می رسند [۴ و ۵]. در ترانزیستورهای نانو لوله کربنی، کاهش ابعاد فیزیکی موجب افزایش جریان نشتی حالت خاموش می شود [۶]. نمونه ای دیگر مواد دوبعدی گرافن است که تک لایه گرافیت می باشد (شکل ۱). گرافن مثال بی نظیری از یک هادی حرارتی و الکتریکی

بسیار نازک با قابلیت حرکت زیاد است [۷]. از آنجایی که گرافن دارای ضخامتی در حد اتم کربن است، می توان کانال ترانزیستورها را به مقیاس های نانومتری تقلیل داد [۸]. علاوه بر این، به واسطه عدم پدیده پراکندگی در گرافن می توان به ساخت ترانزیستورهای بالستیک در طراحی ادوات نانو الکترونیک دست یافت [۹]. در مقابل، در ادوات مبتنی بر نانولوله کربنی، کنترل چرخش و قطر به منظور تنظیم شکاف انرژی الکترونیکی کار سختی بوده و مشکلی بزرگ در تکنولوژی محسوب می شود [۱۰]. نانو نوارهای گرافنی بدون داشتن این مشکل نوید بخش عناصر سازنده در ادوات نانو الکترونیک محسوب می شوند.

در سال ۲۰۱۱، Choudhury و همکارانش [۱۱] به مطالعه ترانزیستور نانو نوار گرافن^۲ پرداختند. آن ها بیان کردند که مدل ماسفت نانو نوار گرافن خصوصیات بهتری مانند جریان روشن به خاموش بالاتر، رسانایی بیشتر و رفتار اشباع بهتری

* پست الکترونیک نویسنده مسئول: nayeri@iauyazd.ac.ir

۱. دانش آموخته دکتری کامپیوتر، واحد یزد، دانشگاه آزاد اسلامی، یزد، ایران
۲. گروه مهندسی برق، واحد یزد، دانشگاه آزاد اسلامی، یزد، ایران

² Graphene NanoRibbon Field Effect Transistor (GNRFET)

CNTFET خود می‌شود. بدین ترتیب مدارات طراحی شده با این روش، دارای عملکرد بالا از نظر سرعت و توان مصرفی می‌باشند.

سازماندهی مقاله به شرح زیر است: در بخش ۲، ساختار GNRFET تشریح می‌شود. در ادامه، مشخصات مدل ترانزیستور در بخش ۳ ارائه می‌گردد. بخش ۴ به تبیین منطق پنج ارزشی می‌پردازد. طراحی مدارات پیشنهادی NAND، NOR و جمع کننده بر اساس منطق پنج ارزشی و با فناوری ترانزیستورهای اثر میدان مبتنی بر نانو نوار گرافن به ترتیب در بخش های ۵ و ۶ و ۷ ارائه می‌گردند. نتایج حاصل از شبیه سازی و مقایسه مدارات پیشنهادی با مدارات قبلی در بخش ۸ مورد بحث قرار می‌گیرد. در نهایت، بخش آخر به نتیجه گیری اختصاص می‌یابد.

۲- ساختار GNRFET

نانو نوارهای گرافنی در امتداد جهت مشخصی از صفحه گرافن ساخته شده و با توجه به شکل لبه‌ها به نانو نوارهای آرمچیر و زیگزگ طبقه بندی می‌شوند. شکل (۱-الف) و (۱-ب)، به ترتیب نانو نوار گرافن با لبه زیگزگ و آرمچیر را نمایش می‌دهد. محاسبات تایت بایندینگ^۳ نشان می‌دهد نانو نوارهای گرافنی زیگزگ، دارای مشخصه فلزی می‌باشند در حالیکه نانو نوارهای گرافنی آرمچیر بسته به جهت و عرض نانو نوار فلزی یا نیمه‌هادی هستند [۱۵]. لبه نانو نوار گرافنی به طور موثری تعیین کننده خواص الکتریکی آن است. در نانو نوار گرافنی زیگزگ، ساختار نوار الکترونیکی شامل نواری تخت متناظر با ترازهای محلی در لبه‌هاست که در اطراف سطح فرمی ظاهر می‌شود [۱۶]. این ترازها در نانو نوار گرافنی با لبه‌های آرمچیر وجود ندارند چرا که لبه‌های آرمچیر برخلاف زیگزگ میدان مغناطیسی قوی القا نمی‌کنند [۱۷]. مقدار ویژه انرژی در ترازهای لبه‌ای صفر است. در نانو نوار گرافن با لبه‌های زیگزگ، انتقال الکترون‌ها توسط ترازهای لبه‌ای غالب است [۱۸]. شکل (۲-الف) ساختار GNRFET نوع MOS را نشان می‌دهد. از این ساختار انتظار می‌رود که نسبت جریان روشنی به خاموشی در مقایسه با GNRFET از نوع سد شاتکی^۴ بالاتر باشد [۲۰ و ۲۱].


نسبت به مدل سد شاتکی^۱ نشان می‌دهد. علاوه بر این، نتایج آن‌ها نشان داد که مدارات الکترونیکی بر پایه گرافن می‌تواند سریع‌تر، کوچک‌تر و کم‌مصرف‌تر در مقایسه با CMOS باشند. در سال ۲۰۱۳، Chen و همکارانش [۱۲] مدل SPICE را برای ترانزیستور نانو نوار گرافن ارائه نمودند. این مدل چندین پارامتر مختلف از جمله ناصافی لبه را در بر می‌گیرد. علاوه بر این، آن‌ها گیت‌های منطقی باینری را بر پایه نانو نوار گرافن طراحی کرده‌اند. نتایج آن‌ها نشان می‌دهد که با استفاده از نانو نوار گرافن می‌توان به مدارات توان پایین دست یافت. همچنین ناصافی لبه می‌تواند کارایی ترانزیستور نانو نوار گرافن را کاهش دهد. در سال ۲۰۱۶، Fahad و همکارانش [۱۳] مدل انتقال جریان ترانزیستور اثر میدانی تونلی مبتنی بر نانو نوار گرافن را برای طراحی مدارات دیجیتال ارائه کردند. آن‌ها همچنین برای اولین بار معکوس کننده با استفاده از نانو نوار آرمچیر گرافن را طراحی نمودند. نتایج آن‌ها نشان می‌دهد با بکارگیری ترانزیستور نانو نوار گرافن می‌توان به مداراتی کم‌توان و پرسرعت دست یافت.

در سال ۲۰۱۹، برای اولین بار روشی برای طراحی مدارات چند ارزشی مبتنی بر نانو نوار گرافن ارائه شد [۱۴]. در این مقاله، گیت‌های NAND، NOR و Half adder سه ارزشی پیاده سازی شدند. نتایج شبیه‌سازی‌ها حاکی از آن است که تمام مدارات طراحی شده نسبت به همتهای CNTFET خود، مقدار حاصل ضرب تأخیر در توان^۲ پایین‌تری دارند. علاوه بر این، تغییر فرآیندهای مختلف بر روی مدارات مبتنی بر نانو نوار گرافن انجام پذیرفت. نتایج بیانگر این موضوع است که مدارات طراحی شده نسبت به تغییرات دمایی حساس نیستند. لیکن افزایش ظرفیت خازن بار، موجب افزایش تأخیر مدارات ارائه شده می‌شود. در پژوهش حاضر، برای اولین بار مدارات پنج ارزشی مبتنی بر ترانزیستور نانو نوار گرافن طراحی شده‌است. روش مورد استفاده در این طراحی بر مبنای تغییر ولتاژ آستانه برای ایجاد ولتاژهای مختلف در منطق پنج ارزشی می‌باشد. ولتاژ تغذیه ۰/۸ ولت و فرکانس کاری ۱۰۰ مگا هرتز در نظر گرفته شده‌است. روش پیشنهادی منجر به کاهش شدید حاصل ضرب تأخیر در توان مصرفی نسبت به همتهای


¹ Schottky Barrier

² Power-Delay Product (PDP)


³ Tight binding



شکل ۱- نمایی از ساختار لبه نانو نوار گرافنی الف) زیگزاگ ب) آرمچیر [۱۹].



الف)



ب)

شکل ۲- ساختار GNR-FET الف) نحوه قرار گرفتن نانو نوارها ب) ساختار کلی GNR-FET [۲۱].

این موضوع نشان دهنده این است که در کاربردهای منطقی، GNR-FET نوع MOS بهتر از نوع سد شاتکی عمل می کند. طول کانال GNR ذاتی (L_{ch}) همان طول زیرین گیت (L_g) می باشد، به عبارت دیگر ($L_{ch}=L_g$). پهنای نانو نوار گرافن از رابطه (۱) به دست می آید [۲۲].

$$W_{GNR} = (N + 1)\sqrt{3} \frac{d_{cc}}{2} \quad (1)$$

که d_{cc} طول پیوند کربن-کربن و N تعداد خطوط دیمرا می باشد (شکل ۳).

امروزه نانو نوارهای گرافنی با عرض های کمتر از ۱۰ نانومتر و لبه های فوق العاده صاف، قابل ساخت هستند [۲۳]. لایه عایق از جنس نیتريد آلومینیم با دی الکتریک $k=9$ انتخاب شده است. جنس اکسید زیر گیت HfO_2 می باشد. زیر لایه از جنس سیلیسیم است. پهنای گیت WG همانطور که در شکل (۲-ب) نشان داده شده است به صورت زیر محاسبه می شود.

$$WG = (2W_{sp} + W_{ch}) \times n_{Rib} \quad (2)$$

که در آن n_{Rib} تعداد ریبون ها و $2W_{sp}$ فاصله بین ریبون هاست.


³ Dimer line

کاهش تعداد پین‌های مدار، افزایش سرعت محاسبات و کاهش توان مصرفی مدار اشاره کرد.

جدول ۱- پارامترهای مدل GNR-FET [۲۰].

پارامتر افزاره	توصیف	مقدار پیش فرض
طول	طول فیزیکی کانال	۱۵ نانومتر
ضخامت اکسید ۱	ضخامت ماده دی الکتریک گیت بالا	۰/۹۵ نانومتر
Wsp	فاصله میان لبه های دو GNR در یک افزاره	۲ نانومتر
Nrib	تعداد GNR در یک افزاره	۶
P	درصد ناصافی لبه در افزاره	۰
Dop	کسرناخالصی	۰,۰۰۱
ضخامت اکسید ۲	ضخامت اکسید بین کانال و بدنه	۲۰ نانومتر


فوائد استفاده از منطق چند ارزشی به همراه به کارگیری ترانزیستورهای نانو نوار گرافن باعث شده تا در سال‌های اخیر طراحان مدارات دیجیتال تمایل زیادی به طراحی مدارهای چند ارزشی پیدا کنند. به دلیل اهمیت بحث کاهش توان مصرفی در سیستم‌های خاص منظوره و دیجیتال، به ارائه گیت‌های منطقی و مدار جمع کننده پنج ارزشی مبتنی بر ترانزیستورهای نانو نوار گرافن برای کاربردهای کم مصرف می‌پردازیم. در صورت به کارگیری منطق پنج ارزشی با استفاده از n رقم ۵ ارزشی می‌توان 5^n داده متمایز را نمایش داد، بنابراین برای نمایش ۱۲۵ کاراکتر الفبای عددی متمایز، فقط به ۳ خط سیم نیاز است ($5^3=125$). بدین ترتیب، با بهره‌گیری از منطق پنج ارزشی می‌توان تا حد زیادی خطوط ارتباطی مورد نیاز را کاهش داد. با کاهش خطوط ارتباطی، مقاومت کلی مدار نیز کاهش خواهد یافت و در نتیجه، سرعت افزایش و توان مصرفی کاهش می‌یابد. همچنین از تعداد پین‌های مورد نیاز مدار کاسته می‌شود. علاوه بر این، منطق چند ارزشی موجب افزایش چگالی اطلاعات ذخیره شده در واحد حافظ می‌شود. بنابراین در هر سلول حافظه به جای دو حالت (۰ یا ۱)، می‌توان پنج حالت (۰ یا ۱ یا ۲ یا ۳ یا ۴) ذخیره کرد. بدین معنی که در یک بایت حاوی ۸ بیت، بجای 2^8 حالت می‌توان 5^8 حالت ذخیره کرد. لذا در حافظه، اطلاعات بیشتری را می‌توان ذخیره نمود. با استفاده از منطق چند مقداری، تعداد عملیات لازم برای پیاده‌سازی توابع ریاضی کاهش می‌یابد. برای اثبات این موضوع، تابع $f(x)$ ارزشی



شکل ۳- N تعداد خطوط دایمر که در اینجا برابر ۶ است [۲۱].

۳- مشخصات مدل ترانزیستور نانو نوار گرافن

شکل (۴) مدل مداری ترانزیستور نانو نوار گرافن را نشان می‌دهد. پارامتر I_{DS} جریان عبوری از کانال را مدل می‌کند. خازن‌های $C_{CH,S}$, $C_{CH,D}$, $C_{G,CH}$, $C_{SUB,CH}$ به همراه منبع ولتاژ کنترل شده ولتاژ V_{CH} جریان‌های گذرای را هنگامی که کانال شارژ و دشارژ می‌شود، مدل می‌کند.



شکل ۴- مدل مداری ترانزیستور نانو نوار گرافن [۲۲].

برای این کار از مدل HSPICE شناخته شده در [۲۰] استفاده شده است. این مدل برای اولین بار، مدل فشرده سازگار با Spice برای نانو نوار گرافن مدل MOS را معرفی کرده است. مدل بار و جریان منطبق بر شبیه‌سازی‌های عددی با TCAD می‌باشند. تغییرات فرآیندهایی نظیر ناصافی لبه و ناخالصی در سورس و درین نیز مدل شده‌اند. این مدل برای تحلیل توان مصرفی و تأخیر مدارات مبتنی بر گرافن مناسب است. در جدول ۱ پارامترهای مدل ترانزیستور نانو نوار گرافن، توصیف و مقادیر پیش فرض آن-ها آورده شده است. پهنای گیت ترانزیستورها با یکدیگر متفاوت است و از روابط ۱ و ۲ بدست می‌آید.

۴- منطق پنج ارزشی

به کارگیری منطق چند ارزشی به جای منطق باینری (دو ارزشی) از مزایای بسیاری برخوردار است که از جمله آن‌ها می‌توان به افزایش محتوای اطلاعات، امکان تعریف تعداد توابع بیشتر در سیستم، انتقال و ذخیره فشرده اطلاعات، کاهش پیچیدگی میان ارتباطات، کاهش مساحت تراشه،

معادل V_{DD} یا همان ۴ منطقی می‌شود. در صورتی که یکی از ورودی‌ها صفر باشد، همین روند انجام می‌شود. وقتی که هر دو ورودی ۴ باشد، ترانزیستورهای NMOS با پهنای ۶ وصل می‌شوند و خروجی صفر می‌گردد. هنگامی که یکی از ورودی‌ها ۳ باشد، ترانزیستورهای NMOS با پهنای ۱۸ وصل شده و خروجی یک منطقی می‌شود. به محض آنکه یکی از ورودی‌ها ۲ شود، ترانزیستور با پهنای ۱۶ وصل و خروجی ۲ می‌گردد. در حالتی که یکی از ورودی‌ها ۱ شود ترانزیستور با پهنای ۷ روشن و خروجی ۳ می‌گردد. مدار پیشنهادی گیت NAND پنج ارزشی و پاسخ گذرای آن به ترتیب در شکل (۵-الف) و (۵-ب) ترسیم شده‌اند.

جدول ۳- جدول درستی تابع NAND و NOR و SUM پنج ارزشی

A	B	F_{NAND}	F_{NOR}	F_{sum}
۰	۰	۴	۴	۰
۰	۱	۴	۳	۱
۰	۲	۴	۲	۲
۰	۳	۴	۱	۳
۰	۴	۴	۰	۴
۱	۰	۴	۳	۱
۱	۱	۳	۱	۲
۱	۲	۳	۲	۳
۱	۳	۳	۱	۴
۱	۴	۳	۰	۰
۲	۰	۴	۲	۲
۲	۱	۳	۲	۳
۲	۲	۲	۲	۴
۲	۳	۲	۱	۰
۲	۴	۲	۰	۱
۳	۰	۴	۱	۳
۳	۱	۳	۱	۴
۳	۲	۲	۱	۰
۳	۳	۱	۱	۱
۳	۴	۱	۰	۲
۴	۰	۴	۰	۴
۴	۱	۳	۰	۰
۴	۲	۲	۰	۱
۴	۳	۱	۰	۲
۴	۴	۰	۰	۳

را با n متغیر در نظر بگیرید، که در آن مجموعه $X=\{x_1, x_2, x_3, \dots, x_n\}$

$$\forall x_i \in R = \{0, 1, 2, \dots, r-1\} \quad (3)$$

از آنجایی که هر متغیر، r رقم دارد و هر رقم می‌تواند r حالت اختیار کند، تعداد جایگشت‌های یک متغیر r^n می‌شود. تابع $F(X)$ که یک نگاشت به صورت $f: R^n \rightarrow R$ می‌باشد و دارای n متغیر است. بنابراین در یک سیستم r ارزشی با n متغیر، امکان تعریف r^{r^n} تابع متفاوت وجود دارد. بر این اساس، با افزایش مینا، تعداد توابع سیستم به صورت نمایی افزایش یافته و از تعداد عملیات لازم برای پیاده‌سازی توابع کاسته می‌شود. منطق پنج ارزشی از پنج سطح ولتاژ تشکیل شده است که به ترتیب $0, 1/4 V_{DD}, 1/2 V_{DD}, 3/4 V_{DD}$ و V_{DD} می‌باشند که معادل ۰ و ۱ و ۲ و ۳ و ۴ منطقی هستند. مقادیر درستی گیت معکوس کننده پنج ارزشی در جدول ۲ آمده است.

جدول ۲ - جدول درستی گیت معکوس کننده پنج ارزشی

ورودی	نشانه منطقی معادل ورودی	خروجی	نشانه منطقی معادل خروجی
۰	۰	V_{DD}	۴
$1/4 V_{DD}$	۱	$3/4 V_{DD}$	۳
$1/2 V_{DD}$	۲	$1/2 V_{DD}$	۲
$3/4 V_{DD}$	۳	$1/4 V_{DD}$	۱
V_{DD}	۴	۰	۰


۵- طراحی گیت NAND پنج ارزشی

برای طراحی گیت NAND پنج ارزشی از رابطه ۳ استفاده شد. جدول ۳ مقادیر درستی تابع NAND را به ازای تمام ورودی‌ها نشان می‌دهد. رابطه ۴ ارتباط بین ورودی‌ها و خروجی را نشان می‌دهد.


$$F_{nand} = \overline{\min(A, B)} \quad (4)$$

برای بدست آوردن سطوح پنج ارزشی دقیق می‌توان از مقاومت به عنوان مقسم ولتاژ استفاده کرد. اما به دلیل اشغال سطح بزرگی از تراشه در مدارهای مجتمع، در این پژوهش ترانزیستور جایگزین مقاومت می‌گردد.

این ترانزیستورها T_6, T_7, T_8 و T_9 هستند. عملکرد مدار به این صورت است که به طور مثال زمانی که ورودی A و B هر دو صفر باشند، تمام ترانزیستورهای NMOS خاموش هستند و خروجی از طریق روشن شدن PMOS.



(الف)



(ب)

شکل ۵- الف) مدار پیشنهادی NAND پنج ارزشی ب) پاسخ گذرا.

۶- طراحی گیت NOR پنج ارزشی

گیت NOR پنج ارزشی با استفاده از رابطه ۵ تعریف می شود.

$$F_{NOR} = \overline{MAX(A, B)} \quad (۵)$$

جدول ۳ مقادیر درستی تابع NOR را به ازای تمام ورودی ها نشان می دهد. عملکرد گیت NOR عملکرد گیت NAND است. مدار پیشنهادی گیت NOR پنج ارزشی و پاسخ گذرای آن در شکل (۶-الف) و (۶-ب) نشان داده شده است.

۷- طراحی جمع کننده پنج ارزشی


بلوک جمع کننده، یکی از بلوک های اساسی در مدارهای محاسباتی محسوب می شود. امروزه با افزایش استفاده از وسایل الکترونیکی نیاز به جمع کننده ها نیز افزایش پیدا کرده است. بنابراین ارائه ساختارهای جدید برای مدارهای جمع کننده مورد توجه طراحان مدارهای مجتمع قرار گرفته است. در این مقاله برای اولین بار مدار جمع کننده پنج ارزشی مبتنی بر نانو نوار گرافن ارائه شده است. طراحی جمع کننده پنج ارزشی بر مبنای منطق گلوپس انجام شده است. مطابق با منطق گلوپس برای آوردن جمع دو عدد در مبنای پنج، باقیمانده دو عدد تقسیم بر عدد

نمایش داده شده است. در این مدار از ۶۴ ترانزیستور نانو نوار گرافنی نوع MOS استفاده شده است. ورودی‌های A و B هر کدام پنج ارزیابی هستند و خروجی (Vout) مجموع ورودی‌ها را نشان می‌دهد. نتایج شبیه‌سازی نشان از عملکرد دقیق مدار دارد. پاسخ گذرای مدار جمع‌کننده در شکل (۷-ب) آمده است.


۵ بیان می‌شود. رابطه ۶ تابع جمع‌کننده مدار پنج ارزیابی را نشان می‌دهد.

$$F = (A_i + B_i) \text{mod} 5 \quad (۶)$$

جدول ۳ مقادیر درستی تابع را به ازای تمامی مقادیر ممکن بیان می‌کند. مدار جمع‌کننده پیشنهادی در شکل (۷-الف)



(الف)



(ب)

شکل ۶- الف) مدار پیشنهادی NOR پنج ارزیابی (ب) پاسخ گذرا.


گیت‌های باینری برای طراحی مدارات NAND و NOR پنج ارزیابی استفاده شده است. این روش منجر به افزایش تعداد ترانزیستورها نسبت به روش پیشنهادی ارائه شده در مقاله حاضر، شده است. در روش پیشنهادی [۲۴]، گیت‌های پنج ارزیابی با استفاده از سلول GDI طراحی و پیاده‌سازی شده است. برای طراحی این مدارات نیاز به ۵ قطر متفاوت از نانو لوله های کربنی در ترانزیستور CNTFET می‌باشد،

۸- نتایج شبیه‌سازی و مقایسه


به منظور شبیه‌سازی مدار پیشنهادی از نرم افزار HSPICE بر مبنای مدل ارائه شده در [۲۲]، بهره گرفتیم. شبیه‌سازی در شرایط استاندارد با ولتاژ تغذیه ۰/۸ ولت، در دمای اتاق و در فرکانس کاری ۱۰۰ مگا هرتز انجام گرفته است. ضریب شایستگی مدارات دیجیتال با پارامتر حاصل ضرب توان در تأخیر بیان می‌شود. در روش پیشنهادی [۲۶] و [۲۵] از

کردند، مقایسه گردید [۲۴ و ۲۵ و ۲۶].
 نتایج شبیه سازی نشان می‌دهد که مدارات مبتنی بر نانو نوار گرافن دارای تأخیر، توان و در نهایت حاصل ضرب کرنی در تأخیر پایین‌تری نسبت به مدارات نانو لوله کربنی هستند.

در حالی که در روش پیشنهادی به ۴ پهناهای مختلف نانو نوار گرافن نیاز است.
 در جدول ۴ مقادیر تأخیر و توان گیت‌های منطقی پنج ارزشی آورده شده است. این نتایج با مدارات نانولوله کربنی که گیت‌های منطقی پنج ارزشی را طراحی و شبیه سازی



(الف)



(ب)

شکل ۷- الف) مدار پیشنهادی جمع کننده پنج ارزشی ب) پاسخ گذرا

جدول ۴ - مقادير توان، تأخير و حاصل ضرب توان و تأخير مدارات پنج ارزشي

طراحی پنج ارزشي	تأخير (ثانيه)	توان (وات)	حاصل ضرب تأخير در توان (ژول)
طراحی گيت NAND پیشنهادي	۵/۳۶ (ps)	۲/۶۱μ	۱۴/۶۹(e-۱۸)
طراحی گيت NAND [۲۴]	۴/۲۹ (e-۱۱)	۴/۱۷μ	۱/۷ (e-۱۶)
طراحی گيت NAND [۲۵]	۷/۰۹ (e-۱۱)	۵/۸۸μ	۴/۱۶۹ (e-۱۶)
طراحی گيت NAND [۲۶]	۷/۳۷ (e-۱۱)	۶/۰۲μ	۴/۴۴ (e-۱۶)
طراحی گيت NOR پیشنهادي	۱/۵۷۸۶(ps)	۵/۰۷μ	۸/۰۱۲(e-۱۸)
طراحی گيت NOR [۲۴]	۴/۲۶ (e-۱۱)	۴/۲۲μ	۱/۸ (e-۱۶)
طراحی گيت NOR [۲۵]	۷/۰۲ (e-۱۱)	۶/۱۴μ	۴/۳۱۵ (e-۱۶)
گيت NOR [۲۶]	۷/۵ (e-۱۱)	۶/۳۰μ	۴/۷۳ (e-۱۶)
جمع کننده های پیشنهادي	۵/۳۶(ps)	۱۷/۸μ	۱۷۹/۳۸(e-۱۸)

۹-نتيجه گيري

از نتايج بدست آمده در پژوهش حاضر، می توان نتيجته گرفت طراحی مدارهای مبتنی بر نانو نوار گرافن دارای تأخير کمتری نسبت به مدارات بر اساس نانو لوله کربنی است. بیشتر طرح های قبلی ارائه شده توسط محققان بر مبنای نانو لوله کربنی می باشد که در مقایسه با طرح پیشنهادی دارای مساحت اشغالی بیشتر و تأخير بالاتری هستند. طراحی مدارات با استفاده از منطق های چند ارزشي موجب انجام عملیات بیشتر در سطح اشغالی کمتر از تراشه می شود. در این پژوهش، برای اولین بار با استفاده از نانو نوار گرافن گيت های منطقی پنج ارزشي طراحی شده اند. نتايج شبیه سازی با ابزار HSPICE حاکی از آن است که مدارات پیشنهادی دارای سرعت بالاتر و حاصل ضرب تأخير در توان کمتری نسبت به مدارات موجود هستند. در ادامه برای طراحی جمع کننده پنج ارزشي مبتنی بر نانو نوار گرافن از منطق گلويس استفاده گردید. این شبیه سازی در دمای اتاق با ولتاژ تغذيه ۰/۸ ولت انجام گرفت. پاسخ گذرای حاصل از شبیه سازی این جمع کننده بیانگر عملکرد دقیق مدار پیشنهادی مطابق با جدول صحت آن می باشد. بکارگیری نانو نوار گرافن به همراه معماری چند ارزشي، امکان ایجاد ساختارهای نوینی را در الکترونیک دیجیتال فراهم می نماید که در آینده می توانند جایگزین نویدبخشی برای مدارات امروزی به شمار آیند.

مراجع

- [1] S. A. Kashani, H. K. Alidash, and H. S. Filabadi, "All-Graphene Nano-Ribbon FET Based Complete FPGA Design", ECS Journal of Solid State Science and Technology, Vol. 9 No. 3, pp.031004, 2020.
- [۲] مهناز ذاکری و امید افضل نژاد، "بررسی اثر زاویه کایرال بر کماتش محوری و پیچشی نانولوله های کربنی تک جداره به کمک روش اجزا محدود"، نشریه مدل سازی در مهندسی، دوره ۱۵، شماره ۴۸، بهار ۱۳۹۶، صفحه ۷۱-۶۱.
- [۳] احسان زمانی، فاطمه عباسپور و سجاد صيفوری، "مطالعه اثر ضربه نانوذرات بر نانولوله های کربنی دو جداره با استفاده از تئوری غیرمحملي الاستیسیته"، نشریه مدل سازی در مهندسی، دوره ۱۷، شماره ۵۸، پاییز ۱۳۹۸، صفحه ۳۲-۳۲.
- [4] J. Nilsson, A. C. Neto, F. Guinea, and N. M. R Peres, "Electronic properties of bilayer and multilayer graphene", Physical Review B, Vol. 78, No. 4, pp. 045405, 2008.
- [5] K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S. V. Dubonos, I. V. Grigorieva, and A. A Firsov, "Electric field effect in atomically thin carbon films", science, Vol. 306, No. 5696, pp. 666-669, 2004.
- [۶] بهروز عبدي تهنه و علی نادری، "ساختار جدید ترانزیستور اثر میدانی نانو لوله کربنی تونلرني با دوپینگ خطی در ناحیه درین: شبیه سازی عددی کوانتومی"، نشریه مدل سازی در مهندسی، دوره ۱۶، شماره ۵۲، بهار ۱۳۹۷، صفحه ۱۱۷-۱۰۹.
- [7] M. Nayeri, P. Keshavarzian, and M. Nayeri, "High-Speed Ternary Half adder based on GNR FET", Journal of Nanoanalysis, Vol. 6, No. 3, pp.193-198, 2019.

- [8] B. Sahu, H. Min, A. H. MacDonald, and S. K. Banerjee, "Energy gaps, magnetism and electric-field effects in bilayer graphene nanoribbons", Vol. 78, pp. 045404, 2008.
- [9] H. Sadeghi, M. T. Ahmadi, B. I. Ishak, M. Mousavi, and R. Ismail, "Ballistic conductance model of bilayer graphene nanoribbon(BGN)", Journal of Computational and Theoretical Nanoscience, Vol. 8, pp.1993-1998, 2011.
- [10] M. Freitag, "Graphene: nanoelectronics goes flat out".Nature nanotechnology, Vol. 3, No. 8, pp.455, 2008.
- [11] M. R. Choudhury, Y. Yoon, J. Guo. and K. Mohanram, "Graphene nanoribbon FETs: Technology exploration for performance and reliability", IEEE transactions on nanotechnology, Vol. 10, No. 4, pp. 727-736, 2010.
- [12] Y. Y. Chen, A. Rogachev, A. Sangai, G. Iannaccone, G. Fiori, and D. Chen, "A SPICE-compatible model of graphene nano-ribbon field-effect transistors enabling circuit-level delay and power analysis under process variation", Automation and Test in Europe Conference and Exhibition (DATE), pp. 1789-1794, 2013.
- [13] T. O. Wehling, K. S. Novoselov, S. V. Morozov, E. E. Vdovin, M. I. Katsnelson, A. K. Geim, and A. I. Lichtenstein, "Molecular doping of graphene, Nano letters", Vol. 8, No. 1, pp.173-177, 2008.
- [14] M. Nayeri, P. Keshavarzian, and M. Nayeri, "Approach for MVL design based on armchair graphene nanoribbon field effect transistor and arithmetic circuits design", Microelectronics Journal, Vol. 92, pp.104599, 2019.
- [15] K. L. Wong, M. W. Chuan, A. Hamzah, S. Rusli, N. E. Alias, C. S. Lim, and M. L. P Tan, "Carrier statistics of highly doped armchair graphene nanoribbons with edge disorder", Superlattices and Microstructures, Vol. 139, pp. 106404, 2020.
- [16] M. Moradinassab, H. Nematian, M. Pourfath, M. Fathipour, and H. Kosina, "Analytical models of approximations for wave functions and energy dispersion in zigzag graphene nanoribbons", Journal of Applied Physics, Vol. 111, No. 7, pp.074318, 2012.
- [17] K. Sugawara, T. Sato, S. Souma, T. Takahashi, and H. Suematsu, "Fermi surface and edge-localized states in graphite studied by high-resolution angle-resolved photoemission spectroscopy", Physical Review B, Vol. 73. No. 4, pp. 045124, 2006.
- [18] M. Nayeri, P. Keshavarzian, and M. Nayeri, "A Novel Design of Quaternary Inverter Gate Based on GNR-FET", International Journal of Nanoscience and Nanotechnology, Vol. 15, No. 3, pp.211-217, 2019.
- [19] S. Singh, and I. Kaur, " Bandgap engineering in armchair graphene nanoribbon of zigzag-armchair-zigzag based Nano-FET: A DFT investigation", Physica E: Low-dimensional Systems and Nanostructures, Vol. 118, pp.113960, 2020.
- [20] M. Gholipour, Y. Y Chen, A. Sangai, and D. Chen, "Highly accurate SPICE-compatible modeling for single- and double-gate GNR-FETs with studies on technology scaling", Proceedings of the conference on Design, Automation and Test in Europe, pp. 120, European Design and Automation Association, 2014.
- [21] M. R. Choudhury, Y. Yoon, J. Guo, and K. Mohanram, "Graphene nanoribbon FETs: Technology exploration for performance and reliability", IEEE transactions on nanotechnology, Vol. 10, No. 4, pp.727-736, 2010.
- [22] Y. Y. Chen, A. Sangai, A. Rogachev, M. Gholipour, G. Iannaccone, G. Fiori, and D. Chen, "A SPICE-compatible model of MOS-type graphene nano-ribbon field-effect transistors enabling gate- and circuit-level delay and power analysis under process variation", IEEE Transactions on Nanotechnology, Vol. 14, No. 6, pp.1068-1082, 2015.
- [23] D. Gil-Tomás, J. Gracia-Morán, L. J. Saiz-Adalid, P. J. Gil-Vicente", Fault Modeling of Graphene Nanoribbon FET Logic Circuits", Electronics, Vol. 8, No. 8, pp.851, 2019.
- [24] E. Abiri, A. Darabi, and S. Salem, "Design of multiple-valued logic gates using gate-diffusion input for image processing applications", Computers and Electrical Engineering, Vol. 69, pp. 142-157, 2018.
- [25] M. H. Moaiyeri, R. F. Mirzaee, A. Doostaregan, K. Navi, and O. Hashemipour, "A universal method for designing low-power carbon nanotube FET-based multiple-valued logic circuits", IET Computers and Digital Techniques, Vol. 7, No. 4, pp.167-181, 2013.
- [26] M. H. Moaiyeri, and K. Navi, "Robust carbon nanotube field effect transistor-based pentenary logic circuits", Journal of Computational and Theoretical Nanoscience, Vol. 11, No. 9, pp. 2055-62, 2014.