

Research Article

Journal of Modeling in Engineering

Journal homepage: https://modelling.semnan.ac.ir/

ISSN: 2783-2538



Design and Implementation of an Improved Thirteen Level Switched Capacitor Inverter with Less Components

Masumeh Derakhshandeh ^a, Majid Hosseinpour ^{a,*} ⁽¹⁾, Mahdi Shahparasti ^b

^a Department of Electrical Engineering, Faculty of Engineering, University of Mohaghegh Ardabili, Ardabil, Iran ^b School of Technology and Innovations, University of Vaasa, 65200 Vaasa, Finland

PAPER INFO

Paper history:

Received: 2023-12-01 Revised: 2024-09-12 Accepted: 2024-12-01

Keywords:

Multilevel inverter; Switched-capacitor; Self-balancing voltage; Voltage stress of devices.

ABSTRACT

In this paper, a 13-level switched-capacitor inverter with a voltage gain of 3 is proposed. The proposed structure generates a 13-level output using only one DC source, 11 switches, and 3 capacitors. The capacitors in the proposed structure, without the use of additional circuits or complex control methods, have the capability of self-balancing voltage. Additionally, the inrush current of the capacitors has been reduced using a soft charging method. The proposed structure has been compared with different 13-level structures presented in recent studies in terms of various parameters such as the number of semiconductor devices, the number of DC sources, voltage gain, Maximum Blocking Voltage (MBV), and Total Switching Voltage (TSV). Another advantage of the proposed structure is the non-use of a diode and its costeffectiveness. In addition, the power losses of the proposed structure have been evaluated, and its efficiency has been calculated for various output powers. Finally, the performance of the proposed structure has been verified through simulation and laboratory implementation under both stable and various dynamic conditions.

DOI: https://doi.org/10.22075/jme.2024.32510.2573

© 2025 Published by Semnan University Press. This is an open access article under the CC-BY 4.0 license.(https://creativecommons.org/licenses/by/4.0/)

* Corresponding author.

E-mail address: hoseinpour.majid@uma.ac.ir

How to cite this article:

Derakhshandeh, M., Hosseinpour, M. and Shahparasti, M. (2025). Design and Implementation of an Improved 13-level Switched capacitor Inverter with Less Components. Journal of Modeling in Engineering, 23(Special Issue 81), 285-301. doi: 10.22075/jme.2024.32510.2573

مقاله پژوهشی

طراحی و پیادهسازی اینورتر ۱۳ سطحی کلیدزنی خازنی بهبودیافته با تعداد ادوات کمتر

معصومه درخشنده'، مجید حسین پور '* @، مهدی شاهپرستی آ

چکیدہ	اطلاعات مقاله
در این مقاله یک اینورتر ۱۳ سطحی کلیدزنی خازنی با بهره ولتاژ ۳ پیشنهاد شده است. ساختار پیشنهادی، خروجی ۱۳ سطحی را تنها با استفاده از یک منبع مه ، ۱۱ سوئیچ و ۳ خازن تولید می کند. خازنهای ساختار پیشنهادی بدون استفاده از مدارات اضافی یا روش کنترلی پیچیده دارای قابلیت تعادل خودکار ولتاژ میباشند. همچنین جریان هجومی خازنها با استفاده از یک روش شارژ نرم کاهش یافته است. ساختار پیشنهادی با ساختارهای متفاوت ۱۳ سطحی ارائه شده در تحقیقات اخیر از حیث پارامترهای مختلف مانند تعداد ادوات نیمهرسانا، تعداد منابع مه ، بهره ولتاژ، حداکثر ولتاژ مسدودکنندگی (MBV) و ولتاژ مسدودکنندگی کل (TSV) مقایسه شده است. با بررسی نتایج این مقایسه قابل بیان است که ساختار پیشنهادی نسبت به دیگر ساختارها به طرز قابل توجهی از تعداد ادوات نیمه رسانای کمتر با TSV و بهره ولتاژ مناسب بهره میبرد. از مزایای دیگر ساختار پیشنهادی نیز میتوان به عدم استفاده از دیود و همچنین مقرون به صرفه بودن آن اشاره کرد. علاوه بر این تلفات توان ساختار پیشنهادی ارزیابی شده و راندمان آن برای توانهای خروجی مختلف محاسبه شده است. در نهایت، کارایی ساختار پیشنهادی توسط توانهای خروجی مختلف محاسبه شده است. در نهایت، کارایی ساختار پیشنهادی تول شبیهسازی و پیادهسازی آزمایشگاهی آن تحت شرایط پایدار و همچنین شرایط دینامیکی مختلف تایید شده است.	دریافت مقاله: ۱۴۰۲/۰۹/۱۰ بازنگری مقاله: ۱۴۰۳/۰۶/۲۲ پذیرش مقاله: ۱۴۰۳/۰۹/۱۱ اینورتر چندسطحی، کلیدزنی خازنی، تعادل خودکار ولتاژ، تنش ولتاژ ادوات.

DOI: https://doi.org/10.22075/jme.2024.32510.2573

© 2025 Published by Semnan University Press. This is an open access article under the CC-BY 4.0 license.(https://creativecommons.org/licenses/by/4.0/)

۱– مقدمه

اینورترهای چندسطحی (MLIs) به عنوان یکی از محبوبترین ساختارها برای تبدیل ولتاژ CD به AC در کاربردهای متعددی شامل اتتقال توان منابع تولید پراکنده، تجهیزات حمل و نقل الکتریکی (EV)، درایو صنعتی و جبرانساز توان راکتیو مورد استفاده قرار می گیرند [۱]-[۳]. از مزایای اینورترهای چندسطحی میتوان به عملکرد هارمونیکی بهتر، راندمان بیشتر و تنش ولتاژ کمتر روی سوئیچها اشاره کرد. اینورترهای چندسطحی مرسوم عمدتا به صورت توپولوژی خازن شناور (FC)، توپولوژی نقطه

برای علبه بر معایب ساختارهای مرسوم، اینوربرهای چندسطحی کلیدزنی خازنی (SC-MLIs) ارائه شدهاند. استفاده از این اینورترها میتواند تعداد سطوح ولتاژ بالاتری

خنثی مهار شده دیودی (NPC) و توپولوژی پل H آبشاری (CHB) طبقهبندی میشوند [۴] و [۵]. در این ساختارها، برای افزایش تعداد سطوح ولتاژ خروجی به منظور کاهش محتوای هارمونیکی کل، افزایش قابل توجهی در تعداد ادوات نیمهرسانا و همچنین تعداد منابع ولتاژ DC مشاهده میشود که این امر منجر به افزایش پیچیدگی مبدلها و در نتیجه افزایش هزینهی ساخت میشود [۶]. برای غلبه بر معایب ساختارهای مرسوم، اینورترهای

^{*} پست الكترونيك نويسنده مسئول: hoseinpour.majid@uma.ac.ir

۱. گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران

۲. دانشکده فناوری و نوآوری، دانشگاه واسا، واسا، فنلاند

استناد به این مقاله:

درخشنده, معصومه , حسین پور, مجید و شاهپرستی, مهدی . (۱۴۰۴). طراحی و پیادهسازی اینورتر ۱۳ سطحی کلیدزنی خازنی بهبودیافته با تعداد ادوات کمتر. مدل سازی در مهندسی, ۲۳(شماره ویژه ۸۱), ۲۸۵–۳۰۱. 0.2575.02573 doi: 10.22075/jme.2024.32510.2573.

را بدون نیاز به افزایش تعداد منابع DC فراهم کند [۷]. این ویژگی مهم کیفیت ولتاژ خروجی را بهبود میبخشد و به طور همزمان مبدل را تا حد امکان فشرده و ارزان نگه مىدارد. عملكرد بدون سلف/بدون ترانسفورماتور با ويژگى تقویت ولتاژ از ویژگیهای اینورترهای چندسطحی کلیدزنی خازنی میباشد. خازنهای موجود در غالب این ساختارها قابلیت تعادل ولتاژ ذاتی دارند. در نتیجه نیازی به استفاده از مدارهای اضافی یا روشهای کنترلی پیچیده برای تعادل ولتاژ خازنها وجود ندارد [٨] و [٩]. از عمده دلایل تمایل محققان به اینور ترهای چندسطحی کلیدزنی خازنی می توان به مواردی مانند ۱) تولید حداکثر تعداد سطوح ولتاژ خروجی با کاهش تعداد ادوات نیمهرسانای مورد نیاز و ۲) افزایش بهره ولتاژ خروجی با استفاده از یک یا چند منبع DC اشاره نمود [۱۰]. در مقابل محدودیت اینورترهای چندسطحی کلیدزنی خازنی، جریان هجومی زیاد در مرحله شارژ خازنها میباشد. این ایراد میتواند منجر به خرابی خازنها و ادوات نیمههادی و در نتیجه کاهش قابلیت اطمينان اينورترهاى چندسطحى كليدزنى خازنى شود [11]

ساختارهای متعددی برای اینور ترهای چندسطحی کلیدزنی خازنی تاکنون ارائه شده است که هر کدام مزایا و معایب مربوط به خود را دارد. در مرجع [۱۲] توپولوژی ۱۳ سطحی كليدزني خازني با قابليت تعادل خودكار ولتاژ خازنها ارائه شده است که تنش ولتاژ روی سوئیچها را کاهش میدهد. با این حال این ساختار برای ایجاد ضریب افزایندگی ولتاژ ۳ برابری نیازمند تعداد ادوات کلیدزنی زیادی میباشد. توپولوژی مرجع [۱۳] ساختاری ارائه میدهد که قابلیت تولید سطوح ولتاژ ۹ و ۱۳ سطحی را دارا میباشد. برای تولید این دو سطح، نیازی به تغییر اتصال سوئیچها، دیودها و خازنها نبوده و صرفا با تغییر استراتژی کلیدزنی این امر محقق میشود. این ویژگی ساختار اینورتر چندسطحی کلیدزنی خازنی موردنظر را برای استفاده در کاربردهایی مانند سیستم فتوولتائیک، پیل سوختی و کاربرد در درایوهای صنعتی مناسب میسازد. در مقابل میزان تنش ولتاژ كل سوئيچها در اين ساختار مقدار قابل توجهي است. توپولوژی چندسطحی کلیدزنی خازنی ارائه شده در [۱۴] برای کاربردهایی مانند سیستمهای آبیاری، کاربردهای UPS و کاربردهای درایو موتور مناسب است. با این حال این ساختار با استفاده از ۱۶ سوئیچ قدرت و دو منبع dc، ولتاژ

خروجی ۱۳ سطحی تولید می کند که حجم و هزینه ساختار را افزایش می دهد. توپولوژی ارائه شده در مرجع [۱۵] اینورتر ۱۳ سطحی کلیدزنی خازنی با بهره ولتاژ ۶ ارائه می دهد. این اینورتر برای کاربردهای توان بالا مناسب است و برای تولید سطوح منفی ولتاژ نیازی به پل H ندارد. با این حال میزان تنش ولتاژ کل سوئیچها در این ساختار مقدار قابل توجهی است.

در ساختارهای ارائه شده مذکور در مراجع [۱۲]-[۱۵] برای محدودسازی جریان هجومی راهکاری ارائه نشده است. این ايراد منجر به كاهش قابليت اطمينان، افزايش ظرفيت نامي سوئیچها و افزایش هزینه اینورتر ارائه شده می شود. بنابراین چالش اینورترهای چندسطحی کلیدزنی خازنی كاهش/كنترل تنش جريان/تلفات سوئيچها با استفاده از روشهای مختلف میباشد. استفاده از روشهای مبتنی بر شارژ نرم یا مدولاسیون پهنای پالس (PWM) هیبریدی از روشهایی برای محدودسازی این جریان هجومی در مرحله شارژ خازنها میباشد. به طور مثال ساختارهای ارائه شده در مراجع [11]، [18] و [1۷] دارای روشهایی برای محدودسازی جریان هجومی زیاد می باشند. در ساختار ارائه شده در مرجع [۱۱]، جریانهای هجومی خازن با استفاده از یک سلف شارژ یا یک مبدل بوست در طبقه ورودی اینورتر کاهش می یابد. ساختار ارائه شده به دلیل ویژگیهای تقويت ولتاژ، حداقل تعداد سوئيچ و منبع dc واحد براى کاربرد در سیستمهای انرژی تجدیدیذیر مناسب میباشد. در مقابل ساختار ارائه شده نیازمند پل H برای تولید سطوح منفی میباشد. در مرجع [۱۶] یک اینورتر کلیدزنی خازنی ۶ سطحی تکفاز و همچنین نوع سهفاز آن ارائه شده است. هر دو پیکربندی تکفاز و سهفاز از منبع ولتاژ DC واحد بهره می برند که قابلیت تعادل خودکار ولتاژهای خازن از ویژگیهای جالب آنهاست. علاوه بر این، جریان نشتی که یکی از موارد مهم در کاربردهای PV است، به طور موثری با استفاده از یک سلف سری با منبع ورودی در اینورتر ارائه شده تضعیف می شود. با این حال، این ساختار قادر به تولید سطح ولتاژ صفر نمی باشد. در مرجع [۱۷] دو ساختار اینور تر ۱۳ سطحی کلیدزنی خازنی بهبودیافته نسبت به مرجع [۱۸] ارائه شده است. مزیت اصلی این دو ساختار بهبودیافته استفاده از یک خازن ولتاژ بالای کمتر نسبت به ساختار [۱۸] می باشد. در این دو ساختار جریان هجومی خازن ها با استفاده از روش مدولاسیون پهنای پالس (PWM)

هیبریدی محدود شده است. در مقابل این دو ساختار از تعداد سوئیچهای بیشتری نسبت به ساختار پایه استفاده میکنند.

در این مقاله یک ساختار اصلاح شده برای اینورتر ۱۳ سطحی کلیدزنی خازنی با بهره ولتاژ ۳ پیشنهاد شده است. از ویژگیهای ساختار پیشنهادی میتوان به مواردی نظیر استفاده از تنها یک منبع DC، تولید ولتاژ ۱۳ سطحی با استفاده از صرفا ۱۱ کلید قدرت و تعادل خودکار هر ۳ خازن ساختار پیشنهادی بدون نیاز به مدارات جانبی یا روشهای کنترلی پیچیده، مقدار مناسب برای تنش ولتاژ کل سوئیچها

و کاهش جریان هجومی هنگام شارژ خازنها اشاره کرد. ساختار ادامه مقاله به شرح زیر است: در بخش دوم توصیف کلی ساختار پیشنهادی به همراه نحوه عملکرد مدار ارائه شده است. تحلیل تلفات توان و یک تحلیل مقایسهای کامل برای تایید برتری عملکرد ساختار پیشنهادی به ترتیب در بخش سوم و چهارم ارائه خواهد شد. در بخش پنجم نتایج شبیهسازی و پیادهسازی ساختار پیشنهادی ارائه شده و نتیجه گیری مقاله در بخش ششم انجام گرفته است.

۲- ساختار پیشنهادی

در این بخش مدار ساختار پیشنهادی تشریح شده و اصول عملکرد آن توضیح داده خواهد شد. در ادامه طراحی خازنهای مدار پیشنهادی انجام شده و استراتژی مدولاسیون تبیین خواهد شد. در انتها در خصوص فرآیند شارژ نرم خازنها بحث خواهد شد.

۲-۱- تشریح مدار

ساختار اینورتر ۱۳ سطحی کلیدزنی خازنی پیشنهادی در شکل (۱) نشان داده شده است که میتواند ولتاژ ورودی را تا ۳ برابر افزایش دهد. ساختار پیشنهادی شامل یک منبع Vin) dc (Vin)، سه خازن (C1، C2 و C3) و تنها ۱۱ کلید قدرت (S1-S1) میباشد. این ساختار قابلیت تولید یک ولتاژ خروجی NA ۲ سطحی بدون نیاز به پل H را دارد و با dc-dc نیاز نیست. برای دستیابی به یک خروجی ۱۳ اضافی نیاز نیست. برای دستیابی به یک خروجی ۱۳ اضافی نیاز نیست. برای دستیابی به یک خروجی ۱۷ اسطحی با بهره ولتاژ ۳، ولتاژ خازنهای ۲۱ و 22 به اندازه استفاده از سیستم کنترل اضافی شارژ میشوند. این تعادل ولتاژ خودکار خازنها با استفاده از روش اتصال سری/موازی به دست میآید. این ویژگی پیچیدگی کنترل اینورتر پیشنهادی و به طبع آن هزینه را کاهش میدهد.

دول ۱- حالتهای کلیدزنی اینورتر پیشنهادی					
کلیدهای روشن	ولتاژ خروجى				
S2,S6,S7,S8,S11	0Vin				
$S_2, S_5, S_7, S_8, S_{10}$	$0.5 V_{in}$				
S ₂ ,S ₃ ,S ₄ ,S ₉ ,S ₁₁	$1V_{in}$				
S ₂ ,S ₃ ,S ₄ ,S ₉ ,S ₁₀	1.5V _{in}				
S ₂ ,S ₃ ,S ₆ ,S ₇ ,S ₉ ,S ₁₁	2V _{in}				
S ₂ ,S ₄ ,S ₅ ,S ₇ ,S ₉ ,S ₁₀	2.5V _{in}				
S ₂ ,S ₅ ,S ₆ ,S ₉ ,S ₁₁	3V _{in}				
S ₁ ,S ₃ ,S ₄ ,S ₈ ,S ₁₀	-0.5V _{in}				
S ₁ ,S ₃ ,S ₄ ,S ₈ ,S ₁₁	$-1V_{in}$				
S ₁ ,S ₄ ,S ₅ ,S ₇ ,S ₈ ,S ₁₀	-1.5V _{in}				
S ₁ ,S ₃ ,S ₆ ,S ₇ ,S ₈ ,S ₁₁	-2V _{in}				
S ₁ ,S ₅ ,S ₆ ,S ₈ ,S ₁₀	-0.5V _{in}				
S ₁ ,S ₅ ,S ₆ ,S ₈ ,S ₁₁	-3V _{in}				



اندازه 0.5V_{in} به صورت خودکار و بدون استفاده از سیستم

كنترل اضافى شارژ مىشوند. اين تعادل ولتاژ خودكار

خازنها با استفاده از روش اتصال سری/موازی به دست

میآید. این ویژگی پیچیدگی کنترل اینورتر پیشنهادی و به

مسیر جریان و حالتهای عملیاتی برای سطوح ولتاژ

خروجی در شکل (۲) نشان داده شده است. همچنین

حالتهای مختلف کلیدزنی ساختار پیشنهادی در جدول ۱

بیان شده است. تحلیل عملکرد مدار ساختار پیشنهادی

برای تایید تعادل خودکار خازنها مطابق شکل (۲) به

طبع آن هزینه را کاهش میدهد.

۲-۲- اصول عملکرد

صورت زیر انجام می شود:



شکل ۲- عملکرد ساختار پیشنهادی

حالت ۱ ($V_0=0V_{in}$) : سطح ولتاژ خروجی صفر با روشن کردن کلیدهای S_2 و S_1 و S_{11} تولید میشود، در این حالت خازن C_2 از طریق کلیدهای S_3 S_6 و S_7 توسط V_{in} شارژ میشود.

حالت ۲ ($V_0=\pm 0.5 V_{in}$) : سطح ولتاژ خروجی 0.5 + صرفا با دشارژ خازن C₃ توسط کلیدهای S₂ S_8 و $_01S$ تولید میشود، در این حالت خازن C₁ از طریق کلیدهای S₄ و $_5S$ توسط V_{in} شارژ میشود. به طور مشابه، سطح ولتاژ خروجی 0.5-با شارژ خازن C₃ به صورت سری با منبع V_{in} توسط کلیدهای S₄ S_4 S_6 S_6 S_6 S_1 S_1

حالت ۳ ($V_0=\pm 1V_{in}$) : سطح ولتاژ خروجی 1+ با در نظر گرفتن منبع ولتاژ V_{in} در مسیر جریان بار با روشن کردن کلیدهای 22، 33، 34، وS و S_{11} تولید میشود. به طور مشابه، سطح ولتاژ خروجی 1- با روشن کردن کلیدهای S_1 ، S_2 S_4 ، S8 و S_1 تولید میشود.

حالت $(V_0 = 1.5V_{in})$: سطح ولتاژ خروجی $1.5V_{in}$ با دشارژ خازن C_3 به صورت سری با منبع ولتاژ تولید می شود. به طور مشابه، سطح ولتاژ خروجی 1.5 با شارژ خازن C_3 و دشارژ خازن C_2 به صورت سری با منبع ولتاژ تولید می شود. در این حالت خازن 1_2 به صورت موازی با منبع ولتاژ شارژ می شود. حالت کا ($1_2 = 0$) : سطح ولتاژ خروجی 2 با دشارژ خازن 1_2 به صورت سری با منبع ولتاژ توسط کلیدهای S_2 خازن 1_2 به صورت سری با منبع ولتاژ توسط کلیدهای S_2 خازن 1_2 به صورت سری با منبع ولتاژ توسط کلیدهای S_2 با دشارژ نورجی 2 با دشارژ خازن 1_2 به صورت سری با منبع ولتاژ با روشن کردن کلیدهای 1_2 ، S_3 S_6 S_8 و 1_1 تولید می شود. در هر دو حالت خازن 2_2 از طریق کلید S_7 به صورت موازی با منبع ولتاژ شارژ می شود.

حالت ¢ (Vo=±2.5Vin) : سطح ولتاژ خروجی 2.5+ با دشارژ



هر دو خازن C₂ و C₃ به صورت سری با منبع ولتاژ تولید

به طور مشابه، سطح ولتاژ خروجی 3- با دشارژ خازنهای C1 و C2 به صورت سری با منبع ولتاژ توسط روشن کردن کلیدهای S1، S1، S1، S1 و S11 تولید می شود.

۲-۳- طراحی خازن

در شکل (۳)، ۱۳ حالت عملکردی ولتاژ خروجی ساختار پیشنهادی در یک دوره تناوب نشان داده شده است. با توجه به مدت زمان شارژ و دشارژ خازنها مطابق شکل (۳)، خازنها در یک دوره تناوب خروجی چندین بار شارژ و دشارژ میشوند. این امر منجر به بازیابی سریع ولتاژ خازنها در بازههای زمانی کوتاه میشود و در بهبود عملکرد اینورتر کلیدزنی خازنی تاثیرگذار است.

مقدار ظرفیت خازن به عوامل مختلفی مانند حداکثر بازه زمانی دشارژ خازنهای C₁ و C₂، کل بازه زمانی دشارژ خازن C₃ در نیم سیکل مثبت، ریپل ولتاژ کم، فرکانس نامی و کاربرد اینورتر بستگی دارد. با توجه به این که ریپل ولتاژ مجاز خازن، مابین ۵ تا ۱۰ درصد می باشد، پس ضروری است که در ساختار پیشنهادی جهت کاهش تلفات توان و بهبود کیفیت ولتاژ و همچنین بازده اینورتر، ریپل ولتاژ خازن کاهش یابد. با درنظر گرفتن بازه زمانی یکسان برای سطوح



شکل ۳- نحوه شارژ و دشارژ خازنها

$$C_{3} \geq \frac{2 I_{omax}}{K \omega (0.5 V_{in})} [cos (0.083 - \varphi) + cos (0.42 - \varphi) + cos (0.84 - \varphi) - cos (0.25 - \varphi) - cos (0.62 - \varphi) - cos (1.16 - \varphi)]$$
(1.1)

با اعمال مقادير خازنها براى اينورتر پيشنهادى توسط روابط بالا و استفاده از روش اتصال سری/موازی تعادل ولتاژ خودکار خازنها تاييد مىشود.

۲-۴- استراتژی مدولاسیون

برای استراتژی کنترلی اینورترهای چندسطحی روشهای مختلفی نظیر روشهای کلیدزنی فرکانس بالا (مانند مدولاسیون پهنای پالس چند حامل و مدولاسیون پهنای پالس بردار فضایی) [۱۹] و [۲۰] و روشهای کلیدزنی فركانس پايين (مانند كنترل نزديكترين سطح و حذف هارمونیک انتخابی) [۲۱] و [۲۲] وجود دارند. در این مقاله یک استراتژی مدولاسیون پهنای پالس شیفت سطح (PWM-LS) برای کنترل کلیدهای ساختار پیشنهادی استفاده شده است [۲۳]. در این روش برای تولید خروجی ۱۳ سطحی، مطابق با شکل ۴، ۶ شکل موج حامل A_{C1}-A_{C6} با دامنه و فرکانس یکسان f_s با یک شکل موج مرجع سينوسى Aref با فركانس f مقايسه مىشوند. شاخص مدولاسیون برای شکل (۴) به صورت زیر بیان می شود:

$$M = \frac{A_{ref}}{6A_C} \tag{11}$$

مطابق شکل (۴)، فرایند مدولاسیون به ۶ بخش تقسیم می شود. در هر بخش با توجه به رابطه بین شکل موج سینوسی و شکل موج حامل، پالسهای کلیدزنی مربوط به هر سطح ولتاژ تولید می شود که با توجه به جدول ۱ برای روشن كردن كليدها مورد استفاده قرار مى گيرد. ۲-۵- شارژ نرم

مىشود. بنابراين، چالش اينورترهاى چندسطحى كليدزنى

خازنی فرآیند شارژ خازنها برای کنترل جریان هجومی

خازنها می باشد. در ساختار پیشنهادی مطابق شکل (۵)، روش شارژ نرم با استفاده از یک سلف L_{CH} به همراه دیود

از محدودیتهای اینورترهای چندسطحی کلیدزنی خازنی، جریان هجومی زیاد در مرحله شارژ خازنها میباشد. جریان هجومى زياد خازنها باعث افزايش تنش جريان كليدهاى درگیر در مسیر شارژ، خرابی خازنها و کاهش بازده مبدل

آن محقق شده است.

بیان گر درصد ریپل مجاز ولتاژ خازنها است. در نهایت Kظرفیت خازنی با استفاده از معادلههای بالا به صورت زیر به دست می آید:

$$C_{l} \geq \frac{2 I_{omax}}{K \omega V_{in}} \Big(\cos \big(0.623 - \varphi \big) - \sin \varphi \Big) \tag{A}$$

$$C_{2} \geq \frac{2 I_{omax}}{K \omega V_{in}} \Big(\cos \left(0.85 - \varphi \right) - \sin \varphi \Big) \tag{9}$$

مجله مدل سازی در مهندسی

ولتاژ مختلف، مقدار دشارژ خازنها را میتوان به صورت زیر بیان کرد:

$$\Delta Q_{C_{l}} = 2 \int_{t_{4}}^{T} I_{omax} \sin\left(\omega t - \varphi\right) dt \tag{1}$$

$$\Delta Q_{C_2} = 2 \int_{t_5}^{T_4} I_{omax} \sin\left(\omega t - \varphi\right) dt \tag{(Y)}$$

$$\Delta Q_{C_3} = 2 \left[\int_{t_1}^{t_2} I_{omax} \sin(\omega t - \varphi) dt + \int_{t_3}^{t_4} I_{omax} \sin(\omega t - \varphi) dt + \int_{t_5}^{t_6} I_{omax} \sin(\omega t - \varphi) \right]$$
(\mathcal{V})

اختلاف زاویه جریان بار I_o و مولفه اصلی ولتاژ خروجی φ می باشد و Iomax ماکزیمم جریان بار است. معادله (۴) فاصله زمانى سطوح مختلف ولتاژ خروجى براى محاسبه ظرفيت خازن را نشان میدهد.

$$t_i = \frac{\sin^{-l}\left(\frac{2i-l}{N_l-l}\right)}{\omega} \tag{(f)}$$

$$t_{1} = \frac{\sin^{-1}(1/12)}{\omega} \quad t_{2} = \frac{\sin^{-1}(3/12)}{\omega}$$

$$t_{3} = \frac{\sin^{-1}(5/12)}{\omega} \quad t_{4} = \frac{\sin^{-1}(7/12)}{\omega}$$

$$t_{5} = \frac{\sin^{-1}(9/12)}{\omega} \quad t_{6} = \frac{\sin^{-1}(11/12)}{\omega}$$

$$t_{7} = \left(\frac{T}{2} - t_{6}\right) \quad t_{8} = \left(\frac{T}{2} - t_{7}\right)$$
(Δ)

که N_L تعداد سطوح خروجی میباشد. با توجه به رابطه ریپل ولتاژ بیان شده در معادله (۶) ظرفیت خازن مطابق (۷) بیان مىشود:

$$\Delta V_c = \frac{\Delta Q_c}{C} \tag{(7)}$$

$$C_1 \ge \frac{\Delta Q_{C_1}}{KV_{in}} \quad and \quad C_2 \ge \frac{\Delta Q_{C_2}}{KV_{in}}$$
 (Y)

and
$$C_3 \geq \frac{\Delta Q_{C_3}}{K(0.5V_{in})}$$



مدولاسیون برای اینورتر پیشنهادی

موازی هرزگرد D_f واحد شارژ نرم در ساختار پیشنهادی با اتصال سری با منبع ورودی DC برای محدودسازی جریان هجومی به کار گرفته شده است. وجود سلف مانع تغییر ناگهانی جریان شده و م جریان کنترل شدهای ارائه میدهد با این حال منجر به اسپایک ولتاژ میشود. بنابراین در ساختار شارژ یک دیود موازی با سلف برای جلوگیری از این اضافه ولتاژ به کار میرود. دیود موازی با سلف یک مسیر جدا برای جریان فراهم میکند که میتواند از اضافه ولتاژ جلوگیری کند. این دیود مانع شارژ بیش از حد خازنها شده و منجر به تثبیت ولتاژ خازنها میشود[۲۴]. پس وجود

سلف در مسیر شارژ خازنها امکان شارژ نرم با تنش جریان کم را فراهم میکند و وجود دیود مانع خرابی خازنها می شود.



شکل ۵- ساختار پیشنهادی همراه با روش شارژ نرم

۳- تحليل تلفات توان

در این بخش تلفات توان و راندمان اینورتر ۱۳ سطحی پیشنهادی محاسبه شده است. به طور کلی برای اینورترهای چند سطحی کلیدزنی خازنی سه نوع تلفات شامل تلفات کلیدزنی (Psw)، تلفات هدایتی (Pc) و تلفات ریپل خازن (Pr) در نظر گرفته می شود. بنابراین تلفات کل در اینورترهای چندسطحی کلیدزنی خازنی به صورت زیر بیان می شود: $P_{losses} = P_C + P_{Sw} + P_r$ (17)

تلفات هدایتی و کلیدزنی مربوط به تلفات در کلیدهای نیمهرسانای قدرت میباشد، درحالی که تلفات ریپل خازن نشاندهنده تلفات در خازن است.

۳-۱- تلفات کلیدزنی

عملکرد غیر ایدهآل ادوات نیمهرسانای قدرت منجر به تلفات کلیدزنی میشود. برای محاسبه این تلفات، تغییر ولتاژ و جریان سوئیچ هنگامی که سوئیچ روشن و خاموش میشود به صورت خطی در نظر گرفته میشود. بنابراین تلفات توان کلیدزنی سوئیچها میتواند به صورت زیر بیان شود [۲۵]:

$$P_{SW} = f \left[\sum_{k=l}^{N_S} \left(\sum_{i=l}^{N_{ON,k}} \frac{V_{SW,k} \times I_{ON} \times t_{ON}}{6} + \sum_{i=l}^{N_{OFF,k}} \frac{V_{SW,k} \times I_{OFF} \times t_{OFF}}{6} \right) \right]$$

$$(17)$$

که در آن Ns ،f و N_{sw,k} به ترتیب بیانگر فرکانس ولتاژ خروجی، تعداد کل سوئیچها و ولتاژ حالت خاموش سوئیچ INم میباشد. ION و IOFF به ترتیب جریان عبوری از سوئیچ

بعد از روشن شدن سوئیچ و قبل از خاموش شدن سوئیچ میباشد. toFf و toN به ترتیب بیانگر مدت زمان مورد نیاز برای روشن و خاموش کردن یک سوئیچ میباشد. NON,k و NoFF,k بیانگر تعداد دفعاتی است که سوئیچ *k*ام در یک دوره زمانی روشن و خاموش میشود.

۲-۳- تلفات هدایتی

مقاومت داخلی و افت ولتاژ ادوات نیمهرسانا در حالت روشن منجر به تلفات هدایتی میشود. این تلفات شامل مجموع تلفات هدایتی روی سوئیچ (Pc,s) و دیود موازی معکوس آن (Pc,d) میباشد که به صورت زیر محاسبه میشود.

$$P_{C,s} = V_{S,ON} i(t) + R_s i^{\alpha}(t)$$

$$P_{C,d} = V_{d,ON} i(t) + R_d i^2(t)$$
(14)

که $V_{S,ON}$ و R_S به ترتیب نشان دهنده افت ولتاژ و مقاومت سوئیچ هنگام روشن بودن سوئیچ میباشد و به طور مشابه Vd_{,ON} و R_d به ترتیب نشان دهنده افت ولتاژ و مقاومت دیود هنگام هدایت دیود است. α یک ضریب ثابت وابسته به مشخصات سوئیچ است. تلفات هدایتی کل در تمام سوئیچها و دیودهای موازی معکوس با توجه به معادله (۱۴) به صورت زیر بیان می شود [۲۶].

$$P_{C} = \sum_{k=l}^{N_{s}} \frac{1}{2\pi} \int_{0}^{2\pi} \left[V_{s,ON} i(t) + R_{s} i^{\alpha}(t) \right] dt + \sum_{k=l}^{Nd} \frac{1}{2\pi} \int_{0}^{2\pi} \left[V_{d,ON} i(t) + R_{d} i^{2}(t) \right] dt$$
(12)

۳-۳- تلفات ریپل خازن

هنگامی که خازنهای اینورتر چندسطحی کلیدزنی خازنی به صورت موازی با منبع dc شارژ می شوند، مقاومت سری معادل خازن (ESR) باعث یک تفاوت ولتاژ بین ولتاژ منبع و ولتاژ مطلوب خازن می شود که افت ولتاژ در شکل موج خروجی را به دنبال دارد. این تفاوت ولتاژ منجر به تلفات ریپل در خازن می شود. تلفات ریپل در خازن به ریپل ولتاژی که در خازن ظاهر می شود بستگی دارد که توسط رابطه زیر بیان می شود [۲۷].

$$\Delta V_{C_i} = \frac{1}{C_i} \int_{t_a}^{t_b} I_{C,i}(t) dt$$

$$P_r = \frac{1}{2} f_{sw} \sum_{i=l}^{N} C_i \Delta V_{C_i}^2$$
(19)

که I_{C،} ،N و t_b-t_a به ترتیب بیانگر تعداد خازنها، جریان شارژ خازن و مدت زمان دشارژ خازن میباشد. با در نظر گرفتن تلفات توان کل به دست آمده در معادله (۱۲)، راندمان

اینورتر پیشنهادی به صورت زیر قابل بیان است.

$$\eta = \frac{P_{out}}{P_{out} + P_{losses}} = \frac{P_{out}}{P_{out} + P_C + P_{SW} + P_r}$$
(1V)

۴– مقایسه با دیگر توپولوژیها

در این بخش برای تحلیل مزایا و معایب اینورتر پیشنهادی، ساختار آن با ساختارهای مشابه ارائه شده در جدول ۲ مقایسه شده است. مقایسه توپولوژیها بر اساس پارامترهای مختلفي مانند بهره ولتاژ، تعداد منابع dc، تعداد سوئيچ، تعداد ديود، تعداد خازن، حداكثر ولتاژ مسدودكنندگي (MBV) و ولتاژ مسدودکنندگی کلی (TSV) انجام شده است. همانطور که از جدول ۲ قابل مشاهده است توپولوژی پیشنهادی تنها با ۱۱ کلید، ولتاژ خروجی ۱۳ سطحی با بهره ولتاژ ۳ تولید می کند. تمام توپولوژی های ارائه شده در جدول ۲ همانند توپولوژی پیشنهادی، ۱۳ سطحی میباشند. مرجع [17] با بهره ولتاژ یکسان با ساختار پیشنهادی با اینکه TSV نسبتا بهتری دارد، اما تعداد دیود و خازنهای آن بیشتر است. افزایش تعداد خازن منجر به افزایش جریان هجومی می شود که باعث مطلوب نبودن ساختار پیشنهادی است. مرجع [1۴] TSV نسبتا کمتری نسبت به ساختار پیشنهادی ارائه میدهد، با این حال نیازمند تعداد منابع و سوئیچ بیشتر است که افزایش هزینه را به دنبال دارد. ساختارهای مراجع [۱۷] و [۱۸] با اینکه بهره ولتاژ بیشتری نسبت به توپولوژی پیشنهادی ارائه میدهند، اما TSV این ساختارها به طور قابل توجهی افزایش یافته است.

ساختار ها به طور کابل توجهی افرایس یاکه است. در مرجع [۲۷] با اینکه با بهره ولتاژ و تعداد منابع یکسان با ساختار پیشنهادی TSV نسبتا کمتری ارائه می دهد اما توپولوژی ارائه شده در مرجع [۲۸] با بهره ولتاژ یکسان و TSV نزدیک به ساختار پیشنهادی، در مقایسه با توپولوژی پیشنهادی به طور قابل توجهی نیازمند تعداد زیادی از ادوات می باشد که این مقرون به صرفه نبودن ساختار ارائه شده را نشان می دهد. در ساختار ارائه شده در مرجع [۲۹] تنها دو می باشد که این مقرون به صرفه نبودن ساختار ارائه شده را تشان می دهد. در ساختار ارائه شده در مرجع [۲۹] تنها دو می کنند، با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی می کنند، با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی می کنند، با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی می کنده با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی می کنده با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی می کنده با این حال با بهره ولتاژ برابر با توپولوژی پیشنهادی آن دارد ولی ۹ سوئیچ در ساختار ارائه شده VBN را تحمل آن دارد ولی ۹ سوئیچ در ساختار ارائه شده VBN را تحمل می کندد.

$CF_2 = 1.5\alpha$	$CF_1 = 1.5\alpha$	CF ₂ =0.5α	$CF_1 = 0.5\alpha$	MBV	TSV (×Vin)	В	NDC	Nc	N _{Dr}	Ndd	Nsw	ساختارها
۳.۰۳	4.84	۲.۶۰	۳.۰۴	٢	١٧	٣	١	۴	11	۴	١٢	[17]
۳.۱۷	۴.۵۹	۲.۷۰	۳.۱۷	٢	۱۸.۵	٣	١	٣	١٣	٣	١٣	[١٣]
۷.۲۳	١٠	۶.۳۱	٧.٢۴	٣	١٨	٣	٢	۴	18	٢	18	[14]
۳.۲۰	۶.۵۸	۲.۷۸	۳.۸۰	۴	۳۵	۶	١	٣	۱۵	•	۱۵	[١۵]
۳.۰۵	8.47	۲.۶۱	۳.۷۳	٣	۳۵	۶	١	٣	١٢	۴	١٢	[\Y]
۳.۰۵	۶.۴۲	۲.۶۰	۳.۷۳	٣	۳۵	۶	١	٣	١٣	٢	١٣	[\\]
۲.۸۲	4.19	۲.۴۵	۲.۸۸	٢	١٢	٣	١	٣	١٢	١	١٣	[77]
۲.۹۲	۴.۳۱	7.49	۲.۹۳	٢	١٨	٣	١	٣	11	٣	١٢	[77]
۶.۷۸	۹.۵۸	۵.۷۴	۶.۷۸	٣	۲.	٣	٢	۴	14	٢	۱۴	[٢٩]
۳.۱۰	۶.۳۸	۲.۶۸	۳.۷۸	٣	٣۴	۶	١	٣	14	١	14	[٣٠]
۲.۶۵	۴.۱۱	7.18	۲.۶۵	٣	١٩	٣	١	٣	11	•	11	ساختار پیشنهادی

جدول ۲- مقایسهی ساختارهای ۱۳ سطحی

شده است. برای بررسی و مقایسه منصفانه، بررسی تلفاتی در شرایط کاملا یکسان انجام شده است. یعنی سوئیچهای مشابه برای تمام ساختارهای تحت بررسی به کار رفته و تحت ولتاژ ورودی و توان خروجی یکسان شبیهسازی تلفاتی انجام شده است. از آنجا که در ساختار پیشنهادی هیچ دیودی به کار نرفته است پس تلفات هدایتی مربوط به دیود وجود نخواهد داشت که باعث افزایش راندمان ساختار پیشنهادی میشود. با توجه به نتایج این شبیهسازی که در شکل (۶) نشان داده شده است، برتری راندمان ساختار پیشنهادی نسبت به سایر ساختارهای مقایسه شده تایید میشود.





بنابراین میتوان گفت ساختار پیشنهادی با بهره ولتاژ ۳ ویژگیهای ساختاری بهتری مانند تعداد ادوات کم، منبع dc واحد و TSV مناسب نسبت به ساختارهای بررسی شده اخیر ارائه میدهد. علاوه بر این دو پارامتر مقایسهای تابع هزینه به نامهای (CF1) [۱۵] و (CF2) [۳۱] برای ساختار پیشنهادی به صورت زیر بیان میشود که مطابق جدول ۲ برتری طراحی ساختار پیشنهادی را تایید میکند.

$$CF_{l} = \frac{\left(N_{SW} + N_{Dr} + N_{DD} + N_{C} + \alpha TSV\right) \times N_{DC}}{N_{Level}} \qquad (1\lambda)$$

$$CF_2 = \frac{\left(N_{SW} + N_{Dr} + N_{DD} + N_C + (\alpha TSV/B) \times N_{DC}\right)}{N_{Level}} \quad (19)$$

 α ضریب وزنی بیان کننده اهمیت تعداد اجزای مبدل یا اهمیت میزان TSV میباشد. در صورتیکه هدف طراح تعداد اجزای کمتر باشد این ضریب برابر با 0/4 در نظر گرفته میشود در حالیکه اگر هدف طراح، ساختار با مقدار کمتر TSV باشد، این ضریب برابر با 0/4 در نظر گرفته میشود [۳1].

در نهایت، در شکل (۶) یک شبیه سازی تلفاتی برای ساختار پیشنهادی و همچنین ساختارهای مرجع [۱۲]، [۱۳] و [۲۸] برای بررسی تلفات و راندمان و مقایسه آنها انجام

۵- نتایج شبیهسازی

در این بخش برای ارزیابی عملکرد توپولوژی پیشنهادی، ابتدا ساختار پیشنهادی با استفاده از نرمافزار متلب شبیهسازی شده است. سپس، به منظور تایید عملکرد آن نمونه آزمایشگاهی در مقیاس ۵۰۰ وات مطابق شکل (۷) پیادهسازی شده است. فهرست پارامترهای استفاده شده در شبیه سازی و پیاده سازی در جدول ۳ ارائه شده است.

برای تولید سیگنالهای کلیدزنی از استراتژی مدولاسیون پهنای پالس شیفت سطح (LS-PWM) استفاده شده است. در این روش فرکانس سیگنال مرجع ۵۰ هرتز و فرکانس سیگنالهای حامل ۳۵۰۰ هرتز در نظر گرفته شده است. از یک منبع dc به اندازه ۵۰ ولت به عنوان ولتاژ ورودی، سوئیچهایی با مشخصات IRFP460 و خازنهایی با ظرفیت محاسبه شده از معادلات (۸) تا (۱۰) به کار رفته است. شبیه سازی در شرایط عملی انجام شده و مقاومت پارازیتی سوئیچهای IRFP460 با استفاده از دیتاشیت آنها حاصل شده است. از یک سلف ۰/۱ میلی هانری به همراه دیود موازی هرزگرد برای محدودسازی جریان هجومی استفاده شده است. در نهایت برای تایید عملکرد صحیح ساختار پیشنهادی، نتایج شبیهسازی و همچنین نتایج تجربی ارائه شده است. در شکلهای (۸) الی (۱۴) نتایج شبیهسازی و تجربى شكل موجهاى مختلف ساختار پيشنهادى تحت شرایط متفاوت در کنار هم ارائه شده است. شکل (۸-الف) و (۸-ب) به ترتیب نشان دهنده نتایج شبیهسازی و تجربی شكل موجهاى ولتاژ خروجي و جريان بار تحت بار مقاومتي خالص می باشند. مطابق شکل (۸)، مقدار پیک ولتاژ خروجی اینورتر پیشنهادی با ولتاژ ورودی ۵۰ ولت برابر با ۱۵۰ ولت میباشد که قابلیت تولید خروجی ۱۳ سطحی با بهره ولتاژ ۳ را نشان میدهد. در شکل (۸-ج) محتوای هارمونیکی کل شكل موج ولتاژ خروجى اينورتر پيشنهادى نشان داده شده است. با توجه به نتایج شبیهسازی و تجربی و محتوای هارمونيكي كل، كيفيت بالاي شكل موج ولتاژ خروجي اینورتر پیشنهادی قابل رویت میباشد.

در شکل (۹-الف) و (۹-ب) به ترتیب نتایج شبیهسازی و تجربی در طول تغییر بار از مقاومتی خالص به اهمی-سلفی نشان داده شده است. مطابق شکل (۹)، اینورتر پیشنهادی در طول تغییر بار عملکرد کاملا درستی از خود نشان داده است.

از شکل (۸) و (۹) می توان به وضوح مشاهده کرد که ساختار پیشنهادی تحت شرایط بارگذاری مختلف عملکرد درستی از خود نشان داده است. در شکل (۱۰) شکل موجهای ولتاژ خروجی و جریان بار با تغییر اندیس مدولاسیون برای نشان دادن صحت عملكرد پاسخ ديناميكي اينورتر پيشنهادي نشان داده شده است. مطابق این شکل می توان بیان کرد که با کاهش اندیس مدولاسیون از ۰/۹۲ به ۰/۶۵ در لحظه t=0.34 sec، ولتاژ خروجی ۱۳ سطحی با پیک ۱۵۰ ولت به ولتاژ خروجي ۹ سطحي با پيک ۱۰۰ ولت كاهش يافته است. بنابراین با کاهش اندیس مدولاسیون، تعداد سطوح ولتاژ خروجی ساختار پیشنهادی به درستی کاهش یافته است.

سال بیست و سوم، شماره ویژه ۸۱، تابستان ۱۴۰۴



شکل ۷- نمونه آزمایشگاهی اینورتر پیشنهادی

حدول ۳- مشخصات موردنیاز برای شیبهسازی و بیادهسازی

	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
مقدار	پارامتر
۵۰ ولت	ولتاژ ورودي
•/٩٢	انديس مدولاسيون
۵۰ هرتز	فركانس مولفه اصلى
۳۵۰۰هرتز	فركانس كليدزنى
۲۸ اه _م	مقاومت بار
۵۰ میلی هانری	سلف بار
۰/۱ میلی هانری	سلف شارژ
۳۳۰۰ میکروفاراد (۱۰۰ ولت)	${ m C}_1$ ظرفیت خازن
۳۳۰۰ میکروفاراد (۱۰۰ ولت)	$\overline{\mathrm{C}}_2$ ظرفیت خازن
۳۳۰۰ میکروفاراد (۶۳ ولت)	ظرفيت خازن 3

و تجربی ولتاژ خازن C_1 و ولتاژ دو سر سوئیچهای S_6 و S_7 نشان داده شده است. مطابق این شکل قابل بیان است که ریپل ولتاژ خازن C_1 برابر با 7/4 ولت و معادل ۵ درصد ولتاژ خازن C_1 حاصل شده است. در شکل 11–(ه) و 11–(و) به ترتیب نتایج شبیهسازی و تجربی ولتاژ دو سر سوئیچهای S_1 S_2 و S_2 نشان داده شده است. مطابق شکل 11 میتوان بیان کرد که سوئیچهای S_1 S_2 S_2 و S_2 در فرکانس مولفه اصلی عمل میکنند. بنابراین عملکرد در فرکانس پایه این سوئیچها، منجر به کاهش تلفات توان ساختار پیشنهادی میشود.



شکل ۹- شکل موجهای ولتاژ خروجی و جریان بار تحت شرایط تغییر دینامیکی بار از اهمی به اهمی-سلفی؛ (الف): نتایج شبیهسازی، (ب): نتایج تجربی



است. در شکل (۱۱–ج) و (۱۱–د) به ترتیب نتایج شبیه سازی



شکل ۱۰- شکل موجهای ولتاژ خروجی و جریان بار تحت شرایط تغییر دینامیکی اندیس مدولاسیون؛ (الف): نتایج شبیهسازی، (ب): نتایج



شکل (۱۱-الف)- شکل موج نتایج شبیهسازی ولتاژ سوئیچهای 22، S4 و 88، (ب): شکل موج نتایج تجربی ولتاژ سوئیچهای S2، S4 و S8، (ج): شکل موج نتایج شبیهسازی ولتاژ خازن C1 و ولتاژ سوئیچهای S6 و 77، (د): شکل موج نتایج تجربی ولتاژ خازن C1 و ولتاژ سوئیچهای S6 و 57، (ه): شکل موج نتایج شبیهسازی ولتاژ سوئیچهای S1، S1 و 92، (و): شکل موج نتایج تجربی ولتاژ سوئیچهای S1، S2 و 92

در شکل ۱۲-(الف) و ۱۲-(ب) به ترتیب نتایج شبیهسازی و تجربی ولتاژ خازن C_2 و ولتاژ سوئیچ S_5 نشان داده شده است. مطابق این شکل ریپل ولتاژ خازن C₂ برابر با ۲ ولت حاصل شده که معادل ۴ درصد ولتاژ این خازن است. در شکل (۱۲–ج) و (۱۲–د) به ترتیب نتایج شبیه سازی و تجربی ولتاژ خازن C₃ و ولتاژ سوئيچ S₁₁ نشان داده شده است. مطابق این شکل ریپل ولتاژ خازن C₃ برابر با ۲ ولت حاصل شده که معادل ۸ درصد ولتاژ این خازن است. از شکل (۱۱) و (۱۲) قابل مشاهده است که ریپل ولتاژ خازنهای ساختار پیشنهادی در محدوده مجاز می باشد. ریپل ولتاژ مناسب خازنها، کیفیت شکل موجهای خروجی را بهبود میبخشد. با توجه به شکل (۱۱) و (۱۲) می توان بیان کرد که ولتاژ خازنها به طور خودکار متعادل می شوند. همچنین قابل بیان است که ولتاژ خازنها در طول تغییر بار و حتی در مقادیر مختلف انديس مدولاسيون هم داراى تعادل خودكار مى باشند. با توجه به اين شكلها مى توان بيان كرد نتايج شبیهسازی ولتاژ خازنها و ولتاژ دو سر سوئیچهای به دست آمده کاملا با نتایج پیادهسازی مطابقت دارد.

در شکل (۱۳) شکل موجهای جریان خازنهای ساختار پیشنهادی نشان داده شده است. شکل (۱۳-الف) و (۱۳-ب) به ترتیب نتایج شبیهسازی و تجربی جریان خازن C₁ را نشان میدهند. شکل (۱۳-ج) و (۱۳-د) به ترتیب نتایج شبیهسازی و تجربی جریان خازن C₂ را نشان میدهند. شکل (۱۳–ه) و (۱۳–و) به ترتیب نتایج شبیه سازی و تجربی جریان خازن C₃ را نشان میدهند. در شکل (۱۳) جریان خازنها با اعمال روش شارژ نرم برای محدودسازی جریان هجومی خازن ها نشان داده شده است. با توجه به شکل (۱۳) ییک هر دو جریان خازن C₁ و C₂ معادل ۱۵ آمیر میباشند. بنابراین روش شارژ نرم ساختار پیشنهادی منجر به محدود شدن جریان هجومی خازنها و جلوگیری از جریان نامطلوب آنها شده است. مطابق شکل (۱۳) پیک جریان خازن C₃ معادل ۴ آمپر می باشد. مقدار کم پیک جریان خازن C₃ ناشی از قرار گرفتن این خازن در مسیر بار میباشد. از آنجا که این خازن به بار متصل است، جریان بار از آن عبور کرده و جریان هجومی در خازن C₃ مشاهده نمی شود.



شکل (۱۲ –الف)- شکل موج نتایج شبیهسازی ولتاژ خازن C2 و ولتاژ سوئیچ S₅، (ب): شکل موج نتایج تجربی ولتاژ خازن C2 و ولتاژ سوئیچ S5، (ج): شکل موج نتایج شبیهسازی ولتاژ خازن C3 و ولتاژ سوئیچ S1۱، (د): شکل موج نتایج تجربی ولتاژ خازن C3 و ولتاژ سوئیچ S1۱



شکل (۱۳-الف)- نتایج شبیهسازی جریان خازن C₁، (ب): نتایج تجربی جریان خازن C₁، (ج): نتایج شبیهسازی جریان خازن C₂، (د): نتایج تجربی جریان خازن C₂، (ه): نتایج شبیهسازی جریان خازن C₃، (و): نتایج تجربی جریان خازن C₃

۶- نتیجهگیری

در این مقاله یک اینورتر ۱۳ سطحی با منبع dc واحد، ۱۱ سوئیچ و سه خازن پیشنهاد شده است. اینورتر پیشنهادی قابلیت تقویت ۳ برابری ولتاژ ورودی را در خروجی دارد. خازنهای موجود در ساختار با روش اتصال سری/موازی با منبع ورودی دارای قابلیت تعادل خودکار میباشند. برای تولید پالسهای کلیدزنی سوئیچها از یک روش مدولاسیون پهنای پالس شیفت سطح (LS-PWM) استفاده شده است. برتریهای ساختار پیشنهادی با یک ارزیابی و تحلیل مقایسهای با در نظر گرفتن پارامترهای مختلف تایید شده است. بنابراین، با توجه به نتایج این مقایسه میتوان به

مزایایی مانند تعداد سوئیچ کم، منبع cb واحد، عدم وجود دیود و هزینه کم ساختار پیشنهادی با توجه به هر دو تابع هزینه CF1 و CF2 اشاره کرد. همچنین قابل بیان است که ساختار پیشنهادی نسبت به ساختار مقایسه شده مرجع [۲۷] با ضریب وزنی ۱/۵ با توجه به تابع هزینه اول (CF1) حداقل ۹ درصد و با توجه به تابع هزینه دوم (CF2) حداقل ۲۳ درصد بهبود یافته است. در ضمن، برای تحلیل تلفات توان و راندمان ساختار پیشنهادی، یک مقایسه تلفاتی در محیط شبیه ازی اجرا شده است که برتری راندمان ساختار پیشنهادی را در مقایسه با ساختارهای مشابه تایید می کند.

مجله دیگری به چاپ نرساندهاند. کار نرفته است، تلفات هدایتی مربوط به چنین دیودهایی مشارکتهای نویسندگان وجود نخواهد داشت و ساختار پیشنهادی به راندمان بهتری در توانهای متفاوت دست مییابد. تشابه نتایج شبیهسازی **معصومه درخشنده:** تحقیق و گردآوری دادهها، نرمافزار و و پیادهسازی در شرایط مختلفی مانند تغییر بار و تغییر شبیه سازی، آنالیز و تحلیل نتایج، نگارش و تهیه پیشنویس اندیس مدولاسیون صحت عملکرد ساختار پیشنهادی را اصلى نشان میدهد. مجيد حسين يور: تحليل، اعتبارسنجي، بازبيني و ويرايش. تعارض منافع مهدی شاهپرستی: تحلیل، بازبینی و ویرایش. نویسندگان اعلام میکنند که در مورد انتشار این مقاله منابع مالي تعارض منافع وجود ندارد. در این تحقیق، کمک مالی خاصی از هیچ سازمانی دریافت تابيديه اخلاقي نشده است. نویسندگان متعهد می شوند که مطالب این مقاله را در هیچ

مراجع

[1] M. Sarebanzadeh, M.A. Hosseinzadeh, C. Garcia, E. Babaei, S. Islam, and J. Rodriguez. "Reduced switch multilevel inverter topologies for renewable energy sources." *IEEE Access* 9 (2021): 120580-120595.

[2] M.A. Hosseinzadeh, M. Sarebanzadeh, M. Rivera, E. Babaei, and P. Wheeler. "A reduced single-phase switcheddiode cascaded multilevel inverter." *IEEE Journal of Emerging and Selected Topics in Power Electronics* 9, no. 3 (2020): 3556-3569.

[3] R. Barzegarkhoo, M. Moradzadeh, E. Zamiri, H. Madadi Kojabadi, and F. Blaabjerg. "A new boost switchedcapacitor multilevel converter with reduced circuit devices." *IEEE Transactions on Power Electronics* 33, no. 8 (2017): 6738-6754.

[4] N. Sandeep, and U.R. Yaragatti. "A switched-capacitor-based multilevel inverter topology with reduced components." *IEEE Transactions on Power Electronics* 33, no. 7 (2017): 5538-5542.

[5] P.R. Bana, K.P. Panda, R.T. Naayagi, P. Siano, and G. Panda. "Recently developed reduced switch multilevel inverter for renewable energy integration and drives application: topologies, comprehensive analysis and comparative evaluation." *IEEE Access* 7 (2019): 54888-54909.

[6] M. Karimi, P. Kargar, and K. Varesi. "An extendable asymmetric boost multi-level inverter with self-balanced capacitors." *International Journal of Circuit Theory and Applications* 50, no. 4 (2022): 1297-1316.

[7] M.D. Siddique, S. Mekhilef, N. Mohamed Shah, N. Sandeep, J.S. Mohamed Ali, A. Iqbal, M. Ahmed et al. "A single DC source nine-level switched-capacitor boost inverter topology with reduced switch count." IEEE Access 8 (2019): 5840-5851.

[8] M.J. Sathik, K. Bhatnagar, N. Sandeep, and F. Blaabjerg. "An improved seven-level PUC inverter topology with voltage boosting." *IEEE Transactions on Circuits and Systems II: Express Briefs* 67, no. 1 (2019): 127-131.

[9] M.J. Sathik, N. Sandeep, D. Almakhles, and F. Blaabjerg. "Cross connected compact switched-capacitor multilevel inverter (C 3-SCMLI) topology with reduced switch count." *IEEE Transactions on Circuits and Systems II: Express Briefs* 67, no. 12 (2020): 3287-3291.

[10] R. Barzegarkhoo, M. Forouzesh, S.S. Lee, F. Blaabjerg, and Y.P. Siwakoti. "Switched-capacitor multilevel inverters: A comprehensive review." *IEEE Transactions on Power Electronics* 37, no. 9 (2022): 11209-11243.

[11] H. Khoun-Jahan, A. Mohammadpour Shotorbani, M. Abapour, K. Zare, S.H. Hosseini, F. Blaabjerg, and Y. Yang. "Switched capacitor based cascaded half-bridge multilevel inverter with voltage boosting feature." *CPSS Transactions on Power Electronics and Applications* 6, no. 1 (2021): 63-73.

[12] K.P. Panda, P.R. Bana, and G. Panda. "A reduced device count single DC hybrid switched-capacitor self-balanced inverter." *IEEE Transactions on Circuits and Systems II: Express Briefs* 68, no. 3 (2020): 978-982.

[13] S. Islam, M.D. Siddique, A. Iqbal, and S. Mekhilef. "A 9-and 13-level switched-capacitor-based multilevel inverter with enhanced self-balanced capacitor voltage capability." *IEEE Journal of Emerging and Selected Topics in Power Electronics* 10, no. 6 (2022): 7225-7237.

[14] T. Roy, P.K. Sadhu, and A. Dasgupta. "Cross-switched multilevel inverter using novel switched capacitor converters." *IEEE Transactions on Industrial Electronics* 66, no. 11 (2019): 8521-8532.

[15] V. Anand, and V. Singh. "A 13-level switched-capacitor multilevel inverter with single DC source." *IEEE Journal of Emerging and Selected Topics in Power Electronics* 10, no. 2 (2021): 1575-1586.

[16] T.T. Tran, M.K. Nguyen, T.D. Duong, Y.C. Lim, and J.H. Choi. "A switched-capacitor-based six-level inverter." *IEEE Transactions on Power Electronics* 37, no. 4 (2021): 4804-4816.

[17] Y. Ye, G. Zhang, X. Wang, Y. Yi, and K.W.E. Cheng. "Self-balanced switched-capacitor thirteen-level inverters with reduced capacitors count." *IEEE Transactions on Industrial Electronics* 69, no. 1 (2021): 1070-1076.

[18] N. Sandeep. "A 13-level switched-capacitor-based boosting inverter." *IEEE Transactions on Circuits and Systems II: Express Briefs* 68, no. 3 (2020): 998-1002.

[19] A. Sheir, M.Z. Youssef, and M. Orabi. "A novel bidirectional T-type multilevel inverter for electric vehicle applications." *IEEE Transactions on Power Electronics* 34, no. 7 (2018): 6648-6658.

[20] B.P. McGrath, and D.G. Holmes. "Multicarrier PWM strategies for multilevel inverters." *IEEE Transactions on Industrial Electronics* 49, no. 4 (2002): 858-867.

[21] H.R. Baghaee, A. Kashefi Kaviani, M. Mirsalim, and G.B. Gharehpetian. "Harmonic optimization in single DC source multi-level inverters using RBF neural networks." In 2012 3rd Power Electronics and Drive Systems Technology (PEDSTC), pp. 403-409. IEEE, 2012.

[22] S. Du, J. Liu, and T. Liu. "Modulation and closed-loop-based DC capacitor voltage control for MMC with fundamental switching frequency." *IEEE Transactions on Power Electronics* 30, no. 1 (2014): 327-338.

[23] M.D. Siddique, B.P. Reddy, A. Iqbal, and S. Mekhilef. "Reduced switch count-based N-level boost inverter topology for higher voltage gain." *IET Power Electronics* 13, no. 15 (2020): 3505-3509.

[24] H.K. Jahan, M. Abapour, and K. Zare. "Switched-capacitor-based single-source cascaded H-bridge multilevel inverter featuring boosting ability." *IEEE Transactions on Power Electronics* 34, no. 2 (2018): 1113-1124.

[25] H. Shayeghi, A. Seifi, M. Hosseinpour, and N. Bizon. "Developing a generalized multi-level inverter with reduced number of power electronics components." *Sustainability* 14, no. 9 (2022): 5545.

[26] A. Seifi, M. Hosseinpour, and S.H. Hosseini. "A novel bidirectional modular multilevel inverter utilizing diodebased bidirectional unit." *International Journal of Circuit Theory and Applications* 51, no. 7 (2023): 3226-3245.

[27] P. Bhatnagar, A.K. Singh, K.K. Gupta, and Y.P. Siwakoti. "A switched-capacitors-based 13-level inverter." *IEEE Transactions on Power Electronics* 37, no. 1 (2021): 644-658.

[28] S. Islam, M.D. Siddique, A. Iqbal, S. Mekhilef, and M. Al-Hitmi. "A switched capacitor-based 13-level inverter with reduced switch count." *IEEE Transactions on Industry Applications* 58, no. 6 (2022): 7373-7383.

[29] T. Roy, and P.K. Sadhu. "A step-up multilevel inverter topology using novel switched capacitor converters with reduced components." *IEEE Transactions on Industrial Electronics* 68, no. 1 (2020): 236-247.

[30] K.M. Kim, J.K. Han, and G.W. Moon. "A high step-up switched-capacitor 13-level inverter with reduced number of switches." *IEEE Transactions on Power Electronics* 36, no. 3 (2020): 2505-2509.

[31] K.P. Panda, P.R. Bana, and G. Panda. "A switched-capacitor self-balanced high-gain multilevel inverter employing a single DC source." *IEEE Transactions on Circuits and Systems II: Express Briefs* 67, no. 12 (2020): 3192-3196.