طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه | ||
| مدل سازی در مهندسی | ||
| مقاله 3، دوره 7، شماره 16، 1388 اصل مقاله (274.64 K) | ||
| شناسه دیجیتال (DOI): 10.22075/jme.2017.1524 | ||
| نویسندگان | ||
| نسیبه سیادتی* ؛ کریم محمدی | ||
| چکیده | ||
| چکیده افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را بررسی و از لحاظ برخی پارامترهای عملکردی مقایسه می نماید. سپس الگوریتمی را در جهت برخورد با نقص های ثابت و گذرا با سطوح عملکردی مناسب، معرفی می نماید، به این نحو که در مقابل نقص های ثابتی که به طور ساختاری در تراشه موجود است بسته قابلیت انتظار و نهایتا برگشت به مبدا برای یافتن مسیری دیگر را داشته، و بیت های داده در مقابل نقص های گذرا با کدهای افزونه چرخشی و سیاست کنترل جریان سوییچ به سوییچ (سطح لینک) محافظت می شوند. با آشکار شدن نقص، بسته دور انداخته می شود چون چندین بسته از یک نوع در شبکه وجود دارد و گیرنده نیاز به درخواست ارسال مجدد ندارد چون در هر حال افزونه آن را از همان مسیر یا از مسیر دیگری دوباره دریافت خواهد کرد | ||
| کلیدواژهها | ||
| واژگای کلیدی: تحمل پذیری نقص؛ نقص گذرا؛ نقص ثابت؛ شبکه بر روی تراشه؛ الگوریتم مسیریابی؛ بسته افزونه؛ سوییچ | ||
|
آمار تعداد مشاهده مقاله: 2,082 تعداد دریافت فایل اصل مقاله: 859 |
||
| تعداد نشریات | 22 |
| تعداد شمارهها | 723 |
| تعداد مقالات | 10,397 |
| تعداد مشاهده مقاله | 72,873,371 |
| تعداد دریافت فایل اصل مقاله | 64,559,609 |