کاهش مؤلفه ناخواسته مرجع در فرکانس سازهای عدد صحیح | ||
| مدل سازی در مهندسی | ||
| دوره 23، شماره ویژه 81، تابستان 1404، صفحه 199-207 اصل مقاله (925.11 K) | ||
| نوع مقاله: مقاله پژوهشی | ||
| شناسه دیجیتال (DOI): 10.22075/jme.2024.31082.2481 | ||
| نویسندگان | ||
| سکینه جهانگیرزاده* ؛ عاطفه رحیمی فر | ||
| گروه برق، مؤسسه آموزش عالی کارون، اهواز، ایران | ||
| چکیده | ||
| فرکانس‌ساز نقش مهمی را در فرستنده وگیرنده‌های RF ایفا میکند. غیرایده‌آل بودن مدار تلمبه‌ی بار و آشکارساز فاز- فرکانس مؤلفه‌های ناخواسته‌ای در خروجی فرکانس‌ساز ایجاد میکند. در این مقاله یک روش جدید برای کاهش مؤلفه ناخواسته مرجع در فرکانس‌ساز پیشنهاد شده است. سیستم کاهش مؤلفه ناخواسته مرجع بین تلمبه‌ی بار و فیلتر پایین گذر به‌منظور کاهش دامنه ریپل‌های متناوب روی ولتاژ کنترل، اسیلاتور کنترل شده ولتاژ (VCO) قرار گرفته است. توسط کاهش دادن دامنه ریپل‌های متناوب، مؤلفه ناخواسته مرجع تضعیف می‌شود. ساختار پیشنهادی نیاز برای کاهش پهنای‌باند و کاهش گین VCO برای سرکوب مؤلفه ناخواسته مرجع را حذف میکند. برای نشان دادن اثرات ساختار پیشنهادی یک مولد فرکانسی GHz 22/2- 06/2 و کلاک مرجع MHz20 طراحی شده است و شبیه‌سازی post-layout با استفاده از فناوری180 نانومتر CMOSانجام شده است. سطح مؤلفه ناخواسته مرجع در فاصله 20 MHz مقدارش dBc84/85- و در فاصله 200 KHz مقدار نویز فاز dBc/Hz108- بدست آمده است و زمان قفل ساختار پیشنهادی حدود 3 /2 بدست آمده است. | ||
| کلیدواژه‌ها | ||
| مولد فرکانسی عدد صحیح؛ مؤلفه ناخواسته مرجع؛ اسیلاتور کنترل شده ولتاژ(VCO) | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 611 تعداد دریافت فایل اصل مقاله: 366 |
||
| تعداد نشریات | 22 |
| تعداد شماره‌ها | 732 |
| تعداد مقالات | 10,569 |
| تعداد مشاهده مقاله | 73,820,565 |
| تعداد دریافت فایل اصل مقاله | 65,330,421 |